[发明专利]光刻套刻方法和提高LDMOS器件击穿稳定性的方法

说明书

技术领域

本发明涉及半导体制造领域。更具体地说，本发明涉及一种光刻套刻方法、采用该光刻套刻方法的光刻方法、以及利用该光刻套刻方法来提高LDMOS器件击穿稳定性的方法。

背景技术

横向双扩散金属氧化物半导体（LDMOS）器件是本领域公知的一种半导体器件。LDMOS器件为相当近似于传统场效应晶体管（FET）器件的一种场效应晶体管器件。与传统场效应晶体管器件一样，LDMOS器件包括在半导体衬底中形成一对被沟道区域所分隔开来的源/漏极区域，并且依次于沟道区域上方形成栅电极。

然而，LDMOS器件与传统FET器件不同的部分是，传统的FET器件中的一对源/漏极区域制成与栅电极相对称，而LDMOS器件中的漏极区域比源极区域更远离栅电极形成，并且漏极区域同时形成于用以分隔开沟道区域与漏极区域的掺杂阱(具有与漏极区域相同极性)中。LDMOS器件基本上是一种非对称性的功率金属氧化物半导体场效应晶体管(MOSFET)，其具有共平面的漏极和源极区域，利用双扩散工艺制成。目前，LDMOS由于更容易与CMOS工艺兼容而被广泛采用。

光刻工艺是横向双扩散金属氧化物半导体器件制造过程中采用到的一种常见工艺。随机半导体制造技术的发展以及集成电路设计及制造的发展，光刻成像技术随之发展，半导体器件的特征尺寸也不断的缩小。

光刻时需要注意层间对准，即套刻对准，以保证当前图形与硅片上已经存在的图形之间的对准，因此，为了实现良好的产品性能以高产率，希望实现较好的套刻精度。其中，具体地说，套刻精度指的是硅片表面上存在的图案与当前掩膜版上图形的对准精度（叠对精度）。

套刻精度是现代高精度步进扫描投影光刻机的重要性能指标之一，也是新型光刻技术需要考虑的一个重要部分。套准精度将会严重影响产品的良率和性能。提高光刻机的套准精度，也是决定最小单元尺寸的关键。由此，随着半导体制造技术的进一步发展，对套刻精度也有了更高的要求。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种提高套刻精度从而能用来提高横向双扩散金属氧化物半导体器件的性能的光刻套刻方法、采用该光刻套刻方法的光刻方法、以及利用该光刻套刻方法来提高LDMOS器件击穿稳定性的方法。

根据本发明的第一方面，提供了一种光刻套刻方法，其包括：形成第一层图案并留下对准标记；形成第二层图案，并根据所述对准标记确定第二层图案相对于第一层图案的套刻精度；形成第三层图案的光刻掩膜；根据所述对准标记确定第三层图案相对于第一层图案的套刻精度；利用第二层图案相对于第一层图案的套刻精度减去第三层图案相对于第一层图案的套刻精度得到的结果来调整第三层图案的光刻掩膜的图案参数，以使得第二层图案和第三层图案对准。

根据本发明的第二方面，提供了一种采用根据本发明的第一方面的光刻套刻方法的光刻方法。

根据本发明的第三方面，提供了一种利用提高LDMOS器件击穿稳定性的方法，其包括：在衬底中形成N型漂移区，并且根据晶圆上的对准标记确定N型漂移区与对准标记所处的层的图案之间的对准误差；在晶圆上涂覆多晶硅层，并且多晶硅栅极的光刻掩膜；根据对准标记来确定多晶硅栅极的光刻掩膜与对准标记所处的层的图案之间的对准误差；计算N型漂移区与对准标记所处的层的图案之间的对准误差减去多晶硅栅极的光刻掩膜与对准标记所处的层的图案之间的对准误差的差值；然后，根据计算出来的差值来调整多晶硅栅极的光刻掩膜，以消除多晶硅栅极的光刻相对于N型漂移区的套刻误差。

根据本发明，有效地提供了一种提高套刻精度的光刻套刻方法、采用该光刻套刻方法的光刻方法、以及利用该光刻套刻方法来提高LDMOS器件击穿稳定性的方法。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了横向双扩散金属氧化物半导体器件的截面结构。

图2示意性地示出了横向双扩散金属氧化物半导体器件的另一种截面结构。

图3示意性地示出了根据现有技术的光刻套刻方法。

图4示意性地示出了根据本发明实施例的光刻套刻方法的示意图。

图5示意性地示出了根据本发明实施例的光刻套刻方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式