[发明专利]光刻套刻方法和提高LDMOS器件击穿稳定性的方法有效
| 申请号： | 201210143437.1 | 申请日： | 2012-05-09 |
| 公开（公告）号： | CN102681370A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 刘正超;孙贤波 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | G03F9/00 | 分类号： | G03F9/00;G03F7/20;H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 光刻 方法 提高 ldmos 器件 击穿 稳定性 | ||
【权利要求书】：
1.一种光刻套刻方法，其特征在于包括：
形成第一层图案并留下对准标记；
形成第二层图案，并根据所述对准标记确定第二层图案相对于第一层图案的套刻精度；
形成第三层图案的光刻掩膜；
根据所述对准标记确定第三层图案相对于第一层图案的套刻精度；
利用第二层图案相对于第一层图案的套刻精度减去第三层图案相对于第一层图案的套刻精度得到的结果来调整第三层图案的光刻掩膜的图案参数，以使得第二层图案和第三层图案对准。
2.根据权利要求1所述的光刻套刻方法，其特征在于，所述光刻套刻方法被用于LDMOS器件的制造。
3.一种采用根据权利要求1或2所述的第一方面的光刻套刻方法的光刻方法。
4.一种提高LDMOS器件击穿稳定性的方法，其特征在于包括：
在衬底中形成N型漂移区，并且根据晶圆上的对准标记确定N型漂移区与对准标记所处的层的图案之间的对准误差；
在晶圆上涂覆多晶硅层，并且多晶硅栅极的光刻掩膜；
根据对准标记来确定多晶硅栅极的光刻掩膜与对准标记所处的层的图案之间的对准误差；
计算N型漂移区与对准标记所处的层的图案之间的对准误差减去多晶硅栅极的光刻掩膜与对准标记所处的层的图案之间的对准误差的差值；
然后，根据计算出来的差值来调整多晶硅栅极的光刻掩膜，以消除多晶硅栅极的光刻相对于N型漂移区的套刻误差。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210143437.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：间苯二甲酸二苯酯的合成方法
- 下一篇：2D/3D切换显示装置的光栅结构
