[发明专利]采用CMOS工艺实现的射频功率放大器

说明书

技术领域

本发明涉及应用于移动设备的射频模块集成技术，特别涉及射频前端功放的集成技术。

背景技术

对传统手机所用的半导体芯片而言，一块终端主板需要由射频前端、射频收发器、电源管理、闪存、基带处理、触摸屏控制等多块芯片组成。基带处理芯片负责将语音和文本信号进行编码和解码形成数字信号。射频收发器负责以数字信号对高频载波进行调制和解调，而射频前端则负责将被调制的射频载波信号放大发射出去或接受有基站发射的射频信号送至射频收发器。目前所有的手机半导体芯片除去射频前端以外均由标准的CMOS工艺实现。由于射频前端需要对射频信号进行功率放大，而CMOS工艺在高速高功率方面难以满足射频前端的要求，一直以来射频前端的主流工艺都是砷化镓工艺，这样大大降低了手机芯片的集成度，不利于降低成本，同时也不利于减小手机电路的体积。

由于传统射频芯片几乎要占去手机电路板的一半空间，这无疑限制了更多功能的加入，并且人们对低成本的手机芯片解决方案的追求始终不会停止，这就需要不断的提高手机芯片的集成度。采用CMOS工艺，通过复杂的电路设计实现射频前端并使其与射频收发器集成是降低手机芯片系统成本的一条路径。对于CMOS射频前端，要提高效率，需要较小的晶体管；而要增大功率，又需要较大的晶体管，这是一个难以调和的矛盾。为了保证CMOS器件能工作在手机频段，所选的CMOS器件一般都具备很小的尺寸，这样一来器件的耐压性能会大大降低。但是为了输出较大的功率，器件又必须能够承受较大的电压。这一矛盾成为了阻碍射频前端与其他手机芯片集成的障碍。

本发明提出一种采用标准CMOS工艺实现高性能2G手机射频前端功率放大器的方法，并提出将射频前端功放芯片与射频收发器集成在一颗晶圆的架构。

发明内容

本发明需解决的问题是采用CMOS工艺实现射频前端功率放大器。

为解决上述问题，本发明所采取的技术方案为：一种采用CMOS工艺实现的射频功率放大器，包括：

源极、漏极依次相连的CMOS晶体管一、CMOS晶体管二、CMOS晶体管三，晶体管三源极接地； 

三个级联的反向器，所述反向器三输出端与CMOS晶体管三的栅极连接，用于驱动CMOS晶体管三；反向器一的输入端作为功率放大器输入端接入射频信号； 

CMOS晶体管一、CMOS晶体管二栅极分别接直流电压源；

CMOS晶体管一漏极作为功率放大器输出端，该端通过电感接直流电压VDD，该电感用于为放大器的输出端提供直流偏置；

基于上述基本方案的一种优选方案为：所述CMOS晶体管一、CMOS晶体管二、CMOS晶体管三的衬底与源极之间分别通过电阻连接。该电阻可以减小各个CMOS晶体管的衬底电流，使CMOS晶体管电流主要由源极流出。

基于上述基本方案的另一种优选方案为：所述功率放大器输入端串接有滤波电容，射频信号通过滤波电容输入反向器一。

本发明还提供一种如下采用差分方式实现的具有两个输入端和两个输出端的射频功率放大器的技术方案：

一种采用CMOS工艺实现的射频功率放大器，包括：

由两个CMOS晶体管组组成的差分放大电路及分别用于驱动两个CMOS晶体管组的两个反向器级联电路；

每个CMOS晶体管组包括源极、漏极依次相连的CMOS晶体管一、CMOS晶体管二、CMOS晶体管三；每个反向器级联电路包括三个级联的反向器一、反向器二、反向器三；一个反向器级联电路对应驱动一个CMOS晶体管组； 

在由一个反向器级联电路和一个CMOS晶体管组组成的驱动组内，所述反向器三输出端与CMOS晶体管三的栅极连接，用于驱动CMOS晶体管三；反向器一的输入端作为功率放大器的一个输入端接入射频信号；

CMOS晶体管一、CMOS晶体管二栅极分别接直流电压源，晶体管三源极接地；

CMOS晶体管一漏极作为功率放大器一个输出端，该端通过直流偏置电感接直流电压VDD。

上述基于差分方式的基本技术方案的优选方案为：所述CMOS晶体管一、CMOS晶体管二、CMOS晶体管三的衬底与源极之间分别通过电阻连接。

上述基于差分方式的基本技术方案的另一优选方案为：所述功率放大器输入端串接有滤波电容，射频信号通过滤波电容输入反向器一。

与以往技术相比，本发明具有以下优点：

1）本发明采用全CMOS工艺实现手机射频前端功放电路，在保证性能的前提下，使手机射频前端芯片的成本比普通解决方案降低了50%以上；