[发明专利]可容软错误的扫描链触发器

说明书

技术领域

本发明涉及集成电路的可靠性领域，特别涉及一种可容软错误的扫描链触发器。

背景技术

从集成电路的自身发展来看，自始至终，高可靠性都是集成电路设计的制高点。集成电路已经在银行、通信、医疗、工业控制、航空航天及军事等安全关键领域得到广泛应用，因此，集成电路的高可靠性设计成为关注的新热点。由于目前80％～90％的芯片失效都是软错误引起的，因此容忍软错误技术成为集成电路高可靠性设计中十分关键的环节。

软错误，可以定义为不改变物理电路只改变数据内容的错误变化。引起软错误的主要原因是辐射，如射线的离子辐射和中子辐射等。辐射会导致感应电压或瞬态电流，从而引发数据状态的变化，导致数据的软错误。

现如今，对于软错误的检测和修正主要集中在存储器领域。但是，发生在触发器、锁存器或者是组合逻辑电路中的软错误也会对整个系统的可靠性产生重大的影响。我们称这种软错误为逻辑软错误[1]。

现有的能够容忍软错误的触发器的结构，如图1所示[2]。该电路由三级结构组成：第一级结构由两个触发器FF1和FF2并联组成，这两个触发器有相同的时钟输入CLK和数据输入D，它们的输出分别连到第二级结构的两个输入O1和O2；第二级结构称之为软错误处理单元(C-element)，它是整个设计能够容忍软错误的关键；第三级结构称之为保持电路(Keeper)，它由两个首尾相连的反相器组成。

对于第二级结构C-element，其真值表如表1所示。

表1C-element的真值表

O1O2Q00111001维持前一个值10维持前一个值

当第一级结构中的两个触发器均未受到软错误的影响的情况下，输入O1和O2的值相同，C-element并不影响触发器的正常工作。当发生软错误时，假设软错误的机制是单粒子翻转机制，第一级结构中的两个触发器中会有一个触发器的值发生错误，导致输入O1和O2的值不相同，由表1的真值表可以看出，这个错误的值并不会扩散到输出端Q。由于C-element巧妙的设计，从而使这种触发器的结构具有容忍软错误的能力。

第三级结构的作用是当第一级结构中的两个触发器中会有一个触发器的值发生软错误，第二级结构C-element的输出为高阻态时保持输出Q的值。在一些工艺和时钟频率下，这一级结构可以省去。

在以上结构的基础上稍加改变，即可使整个触发器能够复用到扫描链当中去，并且在软错误发生几率较小的情况下节省功耗，如图2所示[2]。这种设计称为EC design。

与图1相比较，EC design的结构有如下几点变化：增加了6个输入端，分别为SCA、SCB、SI、CAPTURE、UPDATE和TEST，增加了1个输出端SO；LA和PH1变成两相的锁存器，这种锁存器的输出取决于哪一个时钟在活动，如果时钟C1在活动，则输出1D端的数据，如果时钟C2在活动，则输出2D端的数据；C-element部分的最上面的PMOS变成两个PMOS并联，最下面的NMOS变成两个NMOS并联。