[发明专利]可容软错误的扫描链触发器

权利要求书

1.一种可容软错误的扫描链触发器，其特征在于，包括多路选择器(MUX)、并行触发器模块(Multi-FF)、软错误处理单元(C-element)以及保持电路(Keeper)，其各部分描述如下：

1)所述的多路选择器(MUX)用于在输入信号SCAN_IN和输入信号D之间选择一个信号输出到并行触发器模块(Multi-FF)，选择信号为SCAN_EN；

2)所述的并行触发器模块(Multi-FF)用于将从多路选择器MUX接收到的输入在时钟上升沿的时候传输到错误处理单元(C-element)；

3)所述的错误处理单元(C-element)用于保证在触发器发生软错误时这个错误的值并不会扩散到输出端；

4)所述的保持电路(Keeper)用于在错误处理单元(C-element)的输出为高阻态时保持输出信号Q的值。

2.如权利要求1所述的一种可容软错误的扫描链触发器，其特征在于，多路选择器(MUX)包括2个与门AND1和AND2、1个或门OR1和1个反相器INV1；与门AND1的两个输入分别接输入信号SCAN_IN和输入信号SCAN_EN，输出为或门OR1的一个输入；反相器INV1的输入接输入信号SCAN_EN，输出为与门AND2的一个输入；与门AND2的另外一个输入接输入信号D，输出为或门OR1的另外一个输入；或门OR1的输出为整个多路选择器MUX的输出信号DD。

3.如权利要求1所述的一种可容软错误的扫描链触发器，其特征在于，并行触发器模块(Multi-FF)由2个主从式触发器FF1和FF2组成；触发器FF1和触发器FF2的数据输出输入端D都连接到多路选择器MUX的输出信号DD；触发器FF1的时钟输入端C连接到输入信号CLK，数据输出端Q为整个并行触发器模块Multi-FF的输出信号O1；触发器FF2的时钟输入端C是输入信号CLK和输入信号LPn经过一个与门得到的新的信号，数据输出端Q为整个并行触发器模块Multi-FF的输出信号O2。

4.如权利要求1所述的一种可容软错误的扫描链触发器，其特征在于，软错误处理单元(C-element)由3个NMOS管、3个PMOS管和一个反相器INV2组成；其中，NMOS管N2和NMOS管N3并联，它们的源级连接到地线GND，漏极连接到NMOS管N1的源级，N2的栅极连接到并行触发器模块Multi-FF的输出信号O2，N3的栅极连接到反相器INV2的输出；NMOS管N1的栅极连接到并行触发器模块Multi-FF的输出信号O1，它的漏极连接到输出信号Q；反相器INV2的输入连接到输入信号LPn，输出连接到NMOS管N3的栅级；PMOS管P2和PMOS管P3并联，它们的源级连接到电源线VDD，漏极连接到PMOS管P1的源级，P2的栅极连接到并行触发器模块Multi-FF的输出信号O2，P3的栅极连接到输入信号LPn；PMOS管P1的栅极连接到并行触发器模块Multi-FF的输出信号O1，它的漏极连接到输出信号Q。

5.如权利要求1所述的一种可容软错误的扫描链触发器，其特征在于，保持电路(Keeper)由两个反相器INV3和INV4组成；反相器INV4的输入端连接到输出信号Q，输出端连接到反相器INV3的输入，反相器INV3的输出端连接到输出信号Q。