[发明专利]MOS晶体管及形成方法

权利要求书

1.一种MOS晶体管的形成方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底表面形成栅极结构；

在所述栅极结构两侧的半导体衬底内进行第一离子注入形成轻掺杂区；

在靠近栅极结构的轻掺杂区外侧区域进行第二离子注入形成第一口袋区；

在所述栅极结构侧壁表面形成侧墙；

对所述栅极结构和侧墙两侧的半导体衬底进行刻蚀，形成开口；

在所述开口内填充满应力材料，形成源/漏区；

在靠近栅极结构的源/漏区外侧区域进行第三离子注入形成第二口袋区。

2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第三离子注入工艺在形成所述源/漏区之后进行。

3.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第三离子注入工艺在形成所述第一口袋区之后，在形成所述侧墙之前进行。

4.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第三离子注入工艺在形成所述第一侧墙之后，在形成所述源/漏区之前进行。

5.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述应力材料为锗硅或碳化硅。

6.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述开口内的应力材料原位掺杂有杂质离子或通过第四离子注入工艺掺杂有杂质离子。

7.如权利要求6所述的MOS晶体管的形成方法，其特征在于，当所述MOS晶体管为PMOS晶体管，所述源/漏区为锗硅源/漏区，所述原位掺杂的离子，第一离子注入工艺、第四离子注入工艺注入的离子为P型杂质离子，所述第二离子注入工艺、第三离子注入工艺注入的离子为N型杂质离子。

8.如权利要求6所述的MOS晶体管的形成方法，其特征在于，当所述MOS晶体管为NMOS晶体管，所述源/漏区为锗硅源/漏区，所述原位掺杂的离子，第一离子注入工艺、第四离子注入工艺注入的离子为N型杂质离子，所述第二离子注入工艺、第三离子注入工艺注入的离子为P型杂质离子。

9.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第三离子注入工艺形成第二口袋区的注入能量范围为30KeV~80KeV，注入的剂量范围为1E13atom/cm²~5E13atom/cm²，注入的角度范围为0°~40°。

10.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第二离子注入工艺形成第一口袋区的注入能量范围为30KeV~60KeV，注入的剂量范围为1E13atom/cm²~5E13atom/cm²，注入的角度范围为0°~40°。

11.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第二口袋区的深度大于或等于所述第一口袋区的深度。

12.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第一口袋区、第二口袋区的掺杂浓度大于沟道区的半导体衬底中的掺杂浓度。

13.一种MOS晶体管，包括：

半导体衬底，位于所述半导体衬底表面的栅极结构，位于所述栅极结构侧壁表面的侧墙；

位于所述栅极结构两侧的半导体衬底内的轻掺杂区；

位于靠近栅极结构的轻掺杂区外侧区域的第一口袋区；

位于所述栅极结构和侧墙两侧的半导体衬底内的开口，所述开口内填充满应力材料，形成源/漏区；

其特征在于，还包括：位于靠近栅极结构的源/漏区外侧区域的第二口袋区。

14.如权利要求13所述的MOS晶体管，其特征在于，所述第一口袋区与第二口袋区的掺杂离子的类型相同，且与轻掺杂区、源/漏区中掺杂离子的类型相反。

15.如权利要求13所述的MOS晶体管，其特征在于，所述第二口袋区的深度大于或等于所述第一口袋区的深度。

16.如权利要求13所述的MOS晶体管，其特征在于，所述第一口袋区、第二口袋区的掺杂浓度大于沟道区的半导体衬底中的掺杂浓度。

17.如权利要求13所述的MOS晶体管，其特征在于，所述应力材料为掺杂有杂质离子的锗硅或碳化硅。