[发明专利]利用删除开关确保可编程器件安全的方法和装置

说明书

背景技术

在静态随机存取存储(“SRAM”)贮存器中存储配置数据的可编程逻辑器件很普遍。SRAM贮存器是易失性的；在停止供电时，SRAM贮存器不能保留其内容。因此，以SRAM技术为基础的可编程逻辑器件与非易失性贮存器一起使用，以在器件关闭期间或在不提供电力的其他情形期间保留配置编程数据。但是，对手可能监视通电时非易失性贮存器的流出数据，从而确定可编程逻辑器件的编程配置。事实上，对手甚至不需要分析数据流，而只需要在其拥有的设备上记录并存储此数据流。

在非易失性存储器组件中存储配置编程数据的某些装置具有保护敏感数据的安全部件(例如，加密/解密)。不幸的是，未授权用户有时可能绕过这些安全部件并访问敏感信息。

发明内容

本公开涉及利用删除开关保护可编程装置(例如，可编程逻辑器件(PLDS))。可以利用，例如，删除熔丝、非易失性存储位或易失性电池备份存储位实现删除开关。响应于检测的安全威胁，例如，可以断开(blow)删除开关，引起装置的至少部分被重置、禁能/禁用(enable)或两者。在某些实施例中，响应检测到的安全威胁，装置的配置电路和/或解密电路被永久禁能。

在某些实施例中，断开删除开关(即将删除开关切换到特定状态)可能引起特定删除序列的执行。删除序列可以由在各PLD中实现的用户设计来定义。例如，对于存储解密密钥的PLD，删除序列可能引起密钥被清除或清零。删除序列可能引起存储在PLD配置存储器(例如，CRAM)中的任意的配置数据被去除以及重置PLD中实现当前用户设计的某些或全部逻辑连接。应该理解，删除序列至少可对PLD的任何适当部分进行局部重置、清除、清零、禁能或执行以上操作中的两种。可以定义多个删除序列并且特定删除序列的执行可基于与每个各自的 删除序列相关联的特定触发器。

附图说明

结合附图考虑以下详细说明，本公开的进一步特征、其本质和各种优点将是显而易见的，附图中同样的参考符号指代同样的部件，并且其中：

图1是根据某些实施例的示例性可编程逻辑器件的方框图；

图2是根据某些实施例的电池供电的易失性存储器的方框图；

图3是根据某些实施例的装置删除序列的示例性步骤的流程图；和

图4是根据某些实施例的并入可编程逻辑器件的示例性系统的方框图。

具体实施方式

图1显示示例性可编程逻辑器件(PLD)100作为可在其中实现本公开的可编程器件的示例。应该理解，本公开可应用于任何适当的可编程器件，包含现场可编程门阵列(FPGA)器件或任何其他类型的PLD。PLD 100可包含核心配置结构106，其可包含任何适当的软件、电路或两者以用于存储和实现PLD 100中的用户设计。这可包含，例如，将任何适当的技术用于存储器(例如，配置RAM(CRAM))和可编程逻辑(例如，逻辑阵列块)而实现的任何适当的可编程逻辑，具有硬布线逻辑(例如，乘累加电路)的数字信号处理(DSP)电路，任何其他合适的硬件、软件或两者或者以上各项的任意组合。SRAM，例如，可用于存储配置数据。

I/O电路102可包含为PLD 100提供数据输入、输出或两者的一个或更多端口。例如，I/O电路102可包含一个或更多JTAG端口和可用于输入编程对象文件(POF)位流的一个或更多端口。I/O电路102可耦合到核心配置结构106、控制块108、耦合到PLD 106的任何其他适当组件或者耦合到其任何组合。

控制块108可包含任何适当的软件、电路或两者以用于调节和控制PLD 100的配置，并用于保持PLD 100的安全性。控制块108可耦合到I/O电路102、删除开关(kill switch)104、PLD 100的任何其他 适当的组件(例如，核心配置结构106或诸如可编程选路(programmable routing)110的组件)或其任意组合。