[发明专利]时脉相位差的估计装置及方法

说明书

技术领域

本发明涉及半导体工艺的时脉相位差，尤其涉及一种用以估计两时脉之间的时脉相位差(Clock Skew)的估计装置与方法。

背景技术

随着半导体工艺演进至深次微米工艺(Deep Sub-micron)阶段，工艺飘移(process variation)对于电路设计以及良率的影响越来越大，工艺飘移不只会影响数据信号的传递时间，更严重的是会影响芯片时脉的相位差飘移(clock skew variation)。由于芯片时脉是同步电路所仰赖以作为数据同步的依据，因此，若芯片时脉因为工艺因素而造成前后飘移，则此会严重影响电路的工作时序，现有的解决方法是在设计阶段增加工作时序上的强度以降低因为工作时序偏差而造成的时序错误。但是若在设计阶段设定过大，则会导致电路面积及设计人力等资源的不必要浪费。

发明内容

因此，本发明的目的的之一在于提供一种用以估计第一时脉与第二时脉之间的时脉相位差的估计装置与方法，以解决现有技术遇到的问题。

在本发明的下述的实施方式中，为了更了解工艺所造成的工作时序飘移，我们会在芯片集成电路中植入内建感测电路以检测因为工艺变异或是电压压降改变而造成的电路元件特性的变化，进而检测并估算时脉相位差。

依据本发明一实施例，其提供一种估计第一时脉与第二时脉之间的时脉相位差的估计装置。估计装置包含有检测电路与处理电路。检测电路用以检测第一、第二时脉之间的时脉相位差，产生代表时脉相位差的检测结果信号。处理电路耦接至检测电路并用以决定信号处理的单位时间，以及依据信号处理的单位时间与检测结果信号，估计时脉相位差。

此外，依据本发明上述的实施例，其另提供一种估计第一时脉与第二时脉之间的时脉相位差的方法。该方法包含有：检测第一、第二时脉之间的时脉相位差，产生代表时脉相位差的检测结果信号；决定信号处理的单位时间，以及依据信号处理的单位时间与检测结果信号，估计时脉相位差。

依据本发明的另一实施例，其提供一种估计第一时脉与第二时脉之间的时脉相位差的方法。第一时脉为一频率合成器所产生并传送至第一电路，而第二时脉为该频率合成器所产生并传送至第二电路。该方法包含有：于第一电路之处，接收第一时脉以及频率合成器所产生并经由第二电路所转送的第二时脉；检测由频率合成器所接收的第一时脉与第二电路所转送的第二时脉之间的第一相位差，产生代表第一相位差的第一检测结果信号；依据信号处理的单位时间与第一检测结果信号，估计第一相位差；于第二电路之处，接收第二时脉以及频率合成器所产生并经由第一电路所转送的第一时脉；检测由频率合成器所接收的第二时脉与第一电路所转送的第一时脉之间的第二相位差，产生代表第二相位差的第二检测结果信号；依据信号处理的单位时间与第二检测结果信号，估计第二相位差；以及依据所估计出的第一、第二相位差，计算第一时脉与第二时脉之间的时脉相位差。

本发明的实施例所提出的装置能够量测时序相位差飘移，并能够检测出目前工艺及芯片设计的绕线法则所引发的工作时序相位差飘移量，以利日后能准确的掌握工艺设计参数的设定。

附图说明

图1为本发明一实施例的用以估计第一时脉CLK1与第二时脉CLK2之间的时脉相位差的估计装置的示意图。

图2为图1所示的估计装置所产生的信号的范例示意图。

图3为图1所示的扫描式D型正反器的电路示意图。

图4为图1所示的估计装置的操作流程示意图。

图5为本发明一实施例的具有估计装置的集成电路的电路设置示意图。

图6为图5所示的本发明的一实施例中时脉相位差估计方法的操作流程示意图。

其中，附图标记说明如下：

100、100A、100B             估计装置

105                         检测电路

110                         处理电路

502                         频率合成器

505A、505B、1054、1055      正反器

1051                        比对电路

1052                        缓冲闩锁电路

1053                        缓冲器

1056                        多工器