[发明专利]金属栅极制造方法和CMOS制造方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种半导体器件的金属栅极的制造方法以及CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)的制造方法。

背景技术

随着半导体制造工艺中的特征尺寸(CD，Critical Dimension)的不断减小，高介电常数金属栅极(HKMG)已经替换了原有的多晶硅栅极，并普遍应用于45nm和32nm以及更小特征尺寸的工艺节点中。高介电常数金属栅极的引入，解决了传统栅极所面临的技术障碍，如降低EOT(Equivalent Oxide Thickness，等效栅氧化层厚度)和降低Vt(阈值电压)，降低晶体管漏电流等，进而提高了半导体器件的性能。

现有的一种制造金属栅极的方法参照图1至图4。

如图1所示，提供衬底1，如N型或者P型衬底，在该衬底1上形成有伪栅结构，该伪栅结构包括在所述衬底1上依次形成的界面层2、高介电常数(High-K)栅介质层3和伪多晶硅栅极4，沿所述伪栅结构两侧形成有侧墙5，在所述侧墙5外侧的衬底1上还形成有层间介质层(ILD，Inter LayerDielectric)6。

如图2所示，去除所述伪多晶硅栅极4形成沟槽，并在沟槽中依次沉积金属功函数层7和隔离层8。本步骤中的金属功函数层7和隔离层8，是直接在形成沟槽之后的结构表面进行沉积的，因此当在沟槽中形成金属功函数层7和隔离层8时，处于沟槽以外的地方，如图2中层间介质层6的上面也会形成金属功函数层7和隔离层8。在后续的工艺中，沉积在沟槽以外的金属功函数层7和隔离层8会被去除。

如图3所示，继续沉积Al(铝)金属层9并利用Al金属层9将沟槽填满。同图2所示的金属功函数层7和隔离层8相似，Al金属层9是直接在形成金属功函数层7和隔离层8之后的结构表面进行沉积的，因此处于沟槽以外的地方也会形成Al金属层9。

如图4所示，去除沟槽以外的Al金属层9、沟槽以外的隔离层8和沟槽以外的金属功函数层7，从而仅保留沟槽中的Al金属层9以形成Al金属电极。该步骤中采用化学机械研磨(CMP)方法，该方法在去除沟槽以外的Al金属层9、沟槽以外的隔离层8和沟槽以外的金属功函数层7的同时，也使该结构的表面平坦化。经过本步骤之后，处于沟槽以内的Al金属层9、隔离层8和金属功函数层7共同构成了金属栅极结构。

现有技术中，如图3所示，在沉积金属功函数层7和隔离层8之后，便直接进行Al金属层9的沉积。当半导体制成工艺处于45nm和32nm节点时，沉积Al金属时的沟槽开口宽度在10nm以上，此时沟槽的深宽比尚且能够满足Al金属的沉积，不会在沟槽中形成空隙。但是，当半导体制造工艺的特征尺寸进一步减小时，随之而来的问题是该沟槽的宽度也随之减小，当该沟槽开口宽度小于一定程度(如10nm时)，Al金属直接沉积到沟槽中变得非常困难。此时，由于沟槽宽度的变小，率先沉积在沟槽的开口处的Al金属会使沟槽开口过早变窄甚至闭合，而阻碍Al金属进一步沉积到沟槽中，进而在Al金属电极中产生空隙。空隙的出现导致了Al金属电极导电能力的下降甚至断路，进而降低了半导体器件的性能甚至使得半导体器件失效。

发明内容

有鉴于此，本发明提供一种金属栅极制造方法和CMOS制造方法，避免出现Al金属电极中的空隙，防止半导体器件性能的降低。

本发明的技术方案是这样实现的：

一种金属栅极制造方法，包括：

提供形成有伪栅结构的衬底，所述伪栅结构包括在所述衬底上依次形成的界面层、高介电常数栅介质层和伪多晶硅栅极，沿所述伪栅结构两侧形成有侧墙，在所述侧墙外侧的衬底上还形成有层间介质层；

去除所述伪多晶硅栅极形成沟槽，并在沟槽中依次沉积金属功函数层和隔离层；

沉积多晶硅层并利用所述多晶硅层将沟槽填满；

在所述多晶硅层上沉积Al金属层；

进行加温退火处理，以使所述Al金属层和多晶硅层相互替换，形成Al电极；

去除替换后的多晶硅层和处于沟槽之外的Al金属，以形成金属栅极。

进一步，在所述多晶硅层上沉积Al金属层之后，进行加温退火处理之前还包括：

在所述Al金属层上沉积钛Ti金属层。

进一步，所述加温退火温度为300～500℃，退火时间为10～60分钟，退火气氛为N2。

进一步，所述多晶硅层采用炉管工艺方法制成，采用炉管工艺方法时的温度为300～500℃。