[发明专利]一种提高静态随机存储器读出冗余度的方法

说明书

技术领域

本发明涉及微电子领域，尤其涉及一种提高静态随机存储器读出冗余度的方法。

背景技术

静态随机存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。

如图1中所示，图1是一个90纳米以下的通常的SRAM单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域1所标示出来的为控制管（Pass Gate），该器件为一NMOS器件，区域21所标示出来的为下拉管（Pull Down MOS），该器件同样为一NMOS器件，区域22所标示出来的为上拉管（Pull Up MOS），该器件为一PMOS器件。

读出冗余度是衡量SRAM单元读出性能的一个重要参数，图2是一个SRAM器件在读取时的工作示意图，如图2所示，包括控制管1，下拉管21，上拉管22，假设第一节点31存储数据为高电位（即存储数据为“1”），而相应地，第二节点32存储数据为低电位（即存储数据为“0”），在读取动作前，位线41和位线42会被预充电到高电位，读取动作开始时，字线43打开，由于第一节点31存储的数据为高电位，所以位线41上的电压保持不变，而由于第二节点32存储的数据为低电位，位线42上的电压会被向下拉，通过感知位线41和位线42上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线43打开后，位线42上的电压被下拉的同时，第二节点32的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，第二节点32的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低第二节点32的中间电位，从而增加SRAM单元的读出冗余度。

随着工艺代的进步，特别是在45纳米以下工艺代中，会采用嵌入式锗硅（embedded SiGe）工艺对PMOS的源漏进行锗硅的嵌入，以增加PMOS器件沟道中的压应力，从而达到提高PMOS器件空穴迁移率的效果。但由于沟道中的压应力会对NMOS器件电子迁移率有负面效应，所以通常来说，嵌入式锗硅工艺不会对NMOS器件的源漏进行锗硅的嵌入。

发明内容

针对上述存在的问题，本发明的目的是提供一种提高静态随机存储器读出冗余度的方法。在嵌入式锗硅（embedded SiGe）工艺过程中，除了在PMOS器件的源漏中嵌入嵌入式锗硅以外，同时在控制管（Pass Gate）的源漏中同样嵌入嵌入式锗硅，使得控制管在沟道方向上产生压应力，降低了控制管器件的载流子迁移率，增大了控制管的等效电阻，提高了随机存储器读出冗余度。

本发明的目的是通过下述技术方案实现的：

一种提高静态随机存储器读出冗余度的方法，其中，包括下列步骤：

在硅衬底上制作半导体器件，所述半导体器件包括NMOS区域、PMOS区域以及控制管区域；

在所述PMOS区域和所述控制管区域的源极和漏极分别进行选择性刻蚀，去除掉所述源极和漏极的硅，在所述PMOS区域的源极和漏极形成第一凹进区，在所述控制管区域的源极和漏极形成第二凹进区；

在所述第一凹进区和所述第二凹进区内分别淀积锗化硅。

上述的提高随机存储器读出冗余度的方法，其中，在硅基底上制作半导体器件的步骤中，包括以下步骤：

在所述硅衬底进行浅槽隔离工艺，制作浅槽隔离；

在所述硅衬底上注入相应的阱离子，形成阱底；

在所述硅衬底上制作多晶硅栅极、侧墙形成；

上述的提高静态随机存储器读出冗余度的方法，其中，所述控制管为NMOS器件。

上述的提高静态随机存储器读出冗余度的方法，其中，所述半导体器件为静态随机存储器。

上述的提高静态随机存储器读出冗余度的方法，其中，在进行源极和漏极选择性刻蚀工艺步骤中，通过逻辑运算，打开控制管区域和PMOS器件区域。

与已有技术相比，本发明的有益效果在于：