[发明专利]鳍部、鳍部及鳍式场效应晶体管的形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种鳍部、鳍部及鳍式场效应晶体管的形成方法。

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。

图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。

随着半导体技术的发展，器件结构进一步等比缩小，当电源电压低于1V时，普通体硅CMOS电路速度剧减，这是因为当降低阈值电压时，很难做到不使器件电流驱动性能下降、不增大静态泄漏电流。加之，器件驱动性能的下降因器件寄生效应、内层互连布线和结电容的增加而显得更为严重。因此，为了实现CMOS芯片的高速、低功耗，必须在以下几个方面进行技术上的革新，如更新IC设计，采用新型材料(如SOI、低K介质材料)，低阻金属(Cu)互连。更新体硅IC设计必将增加电路的复杂性，从而增加IC制造成本。现有技术中，为了提高器件的性能，采用SOI(silicon-on-insulator，绝缘体上硅)结构形成鳍式晶体管。

图2～图3为现有技术中利用SOI结构形成鳍式场效应晶体管的方法，现有技术中利用SOI结构形成鳍式场效应晶体管的方法包括：参考图2，提供SOI衬底，该SOI衬底包括第一半导体衬底21，位于第一半导体衬底21上的埋层22，位于埋层22上的第二半导体衬底23；参考图3，图形化第二半导体衬底23形成鳍部24。之后形成栅极结构、源极和漏极。

更多关于鳍式场效应晶体管请参考专利号为“US7868380B2”的美国专利。

但现有形成的鳍式场效应晶体管的驱动电流仍比较小。

发明内容

本发明解决的问题是提供一种鳍部、鳍部及鳍式场效应晶体管的形成方法，提高了鳍式场效应晶体管的驱动电流。

为解决上述问题，本发明提供了一种鳍部的形成方法，包括：

提供半导体衬底，所述半导体衬底具有第一子鳍部；

形成覆盖所述半导体衬底表面的牺牲层，所述牺牲层的表面与第一子鳍部的顶部表面平齐；

去除部分厚度的第一子鳍部，形成凹槽，剩余的第一子鳍部作为第一鳍部；

在凹槽的底部形成硅锗层，在硅锗层表面形成单晶硅层，单晶硅层的表面与牺牲层的表面平齐；

去除部分厚度的牺牲层，暴露出硅锗层的侧壁；

沿硅锗层的两侧去除部分宽度的硅锗层，形成第二鳍部。

可选的，所述沿硅锗层的两侧去除部分宽度的硅锗层的工艺为干法刻蚀工艺。

可选的，所述干法刻蚀工艺采用的气体为HCl或CF₄。

可选的，所述干法刻蚀工艺的反应腔压力为5～500torr。

可选的，所述第一子鳍部的去除厚度为5～50纳米。

可选的，所述硅锗层的厚度为1～5纳米。

可选的，所述硅锗层的去除的宽度为硅锗层原宽度的10％～90％。

可选的，所述硅锗层中锗原子的百分比含量为10％～60％。

可选的，所述硅锗层和单晶硅层的形成工艺为外延工艺。

可选的，所述牺牲层的材料为二氧化硅、氮化硅或氮氧化硅。

可选的，所述单晶硅层中还掺杂有杂质离子。

可选的，所述杂质离子为硼离子、磷离子或砷离子。

可选的，所述单晶硅层中硼离子、磷离子或砷离子的掺杂浓度为1E14～8E21atom/cm3。

本发明实施例还提供了一种鳍式场效应晶体管的形成方法，包括：

形成第一鳍部和第二鳍部；

在第二鳍部表面形成栅极结构；

在第二鳍部两端的半导体衬底内形成源极/漏极。

可选的，所述栅极结构还覆盖第一鳍部的表面。

可选的，所述栅极结构还覆盖部分第一鳍部的表面。

本发明还提供了一种鳍部，包括：