[发明专利]一种低K介质层及其形成方法

说明书

技术领域

本发明涉及集成电路制造工艺技术领域，特别涉及一种低K介质层及其形成方法。

背景技术

现有半导体领域中，半导体电路已经发展为具有多层互连的集成电路(integrated circuit，IC)。在多层互连的IC中，互连层上的导电材料需要通过介质层与另一个互连层上的导电材料进行电气绝缘。

但在单层或多层互连的IC中，带有介质层分离的导电材料之间都会形成电容，这种互连形成的电容不是设计过程中所需要的。由于IC的速度反比于IC的互连电阻(R)与互连的电容(C)的乘积，所述RC的乘积，即RC常数必须尽可能小，以便促进适当的信号传输和开关速度，并尽可能降低信号串扰。随着对IC更高集成度和元件小型化的日益增长的要求，对系统速度的一个主要限制因素是IC中的RC常数限制。因此，减小IC互连的电阻和电容对IC的性能提高有重要作用。

一种减小互连层之间电容的方法是增加互连层之间的距离，但互连层之间的间隔增加会产生不利的影响，例如面积会增加以及相应的制造成本会增加。同时，增加互连线之间的间隔会增加物理大小，并因此增加集成电路的成本。

另一种减小互连层之间电容的方法是使用低K介质层，即使用低K材料作为互连层之间实现电气绝缘的膜层。所述低K材料例如：有机聚合物、无定形氯化碳、超小型泡沫塑料、包含有机聚合物的硅基绝缘体、掺杂了碳的硅氧化物和掺杂了氯的硅氧化物。其中，K表示介电系数，高和低是相对于二氧化硅的介电系数而言的，所述二氧化硅的介电系数通常为3.9。

现有工艺中利用干法刻蚀工艺形成低K介质层(即最终形成所需要的膜层形状)，此干法刻蚀工艺将使得低K介质层的K值发生偏移(具体为偏大)，由此将导致互连层之间的电容增大，降低了半导体电路的性能。请参考图1，其为经过干法刻蚀与未经过干法刻蚀的低K介质层的电容值对比示意图。如图1所示，其中，K值为2.55的低K介质层经过了干法刻蚀工艺，而K值为2.7的低K介质层未经过干法刻蚀工艺，由图1可见，K值小的低K介质层反而具有更高的电容值(约0.25PF/um)，而K值大的低K介质层的电容值约0.17PF/um。当然，其它工艺条件均相同，由此可见干法刻蚀工艺对于低K介质层的K值的巨大影响。

为此，发明人又进行了进一步的研究。发现造成上述现象的原因在于，经过干法刻蚀工艺之后，低K介质层由原来的疏水性变成了亲水性。低K介质层由原来的疏水性变成了亲水性的主要原因在于：通过干法刻蚀工艺(等离子刻蚀工艺)之后形成了硅和氢氧根之间的离子键(Si-OH)。而进一步的实验研究发现，低K介质层每吸收1ppm水分子将导致约2％的电容值增长，即水分子的吸收将导致低K介质层发生极大的电容增长。

发明内容

本发明的目的在于提供一种低K介质层及其形成方法，以解决现有工艺所形成的低K介质层易于吸收水分，导致电容值增大的问题。

为解决上述技术问题，本发明提供一种低K介质层形成方法，包括：

提供经过干法刻蚀的低K介质材料层；

对所述低K介质材料层进行处理，以得到疏水性的低K介质层。

可选的，在所述的低K介质层形成方法中，对所述低K介质材料层进行处理包括：

利用甲醇对所述低K介质材料层进行化学处理。

可选的，在所述的低K介质层形成方法中，所述甲醇为超临界甲醇。

可选的，在所述的低K介质层形成方法中，利用甲醇对所述低K介质材料层进行化学处理的工艺条件为：温度240℃～350℃；压强8Mpa～20MPa。

可选的，在所述的低K介质层形成方法中，对所述低K介质材料层进行处理还包括：

利用红外线对经过甲醇处理的低K介质材料层进行照射。

可选的，在所述的低K介质层形成方法中，所述红外线的波长为700nm～14000nm。

可选的，在所述的低K介质层形成方法中，所述干法刻蚀的反应气体包括：CO、H₂、N₂H₂中的一种或多种。

可选的，在所述的低K介质层形成方法中，所述低K介质材料层的材料包括：有机聚合物、无定形氯化碳、超小型泡沫塑料、包含有机聚合物的硅基绝缘体、掺杂了碳的硅氧化物和掺杂了氯的硅氧化物中的一种或多种。

可选的，在所述的低K介质层形成方法中，所述低K介质层的K值小于2.7。

相应的，本发明还提供了一种低K介质层，该低K介质层通过上述低K介质层形成方法所形成。