[发明专利]一种仿真节点、多余度仿真计算机系统及方法

说明书

技术领域

本发明涉及多余度同步仿真计算机系统领域，更具体的说，是涉及仿真节点、多余度仿真计算机系统及方法。

背景技术

目前，多余度仿真计算机系统已经在航空航天、轨道交通和兵器船舶等对可靠性有着严格要求的行业中广泛应用。每一个余度计算机都有能力正确处理信号的输入输出、模型的解构运算和数据的存储分发等操作。随着现代工业设备的研制，电子控制器越来越多，控制软件越来越复杂，为了实现控制软件与硬件设备研制保持同步，建设一套能够快速地开发和调试控制软件的调试平台是十分必要的，因此，多余度仿真计算机系统在仿真方面的研制得到了必然的发展。

在整个多余度仿真计算机系统中包括多个仿真计算机，即仿真节点。所述多个仿真节点共用一套独立的时钟系统以此来支持多速率数据交互并保证数据采样的实时性，以保证多个仿真节点相互之间的仿真同步。同时，多余度仿真计算机系统设置有同步指示电路，用于确定多余度计算机系统的同步性，并验证其异步度是否在规定的范围内。

但是，发明人在本申请的研究过程中发现，使用现有技术的方式，通过一套时钟系统来保障多个仿真节点的同步存在着巨大的风险，因为整个仿真计算机系统中存在多个仿真节点，且各个仿真节点都是独立的，一旦时钟系统出现故障，必将导致各个仿真节点的同步发生紊乱，进而导致整个多余度仿真计算机系统瘫痪，导致现有的多余度仿真计算机系统安全性较低。

发明内容

有鉴于此，本发明提供了一种仿真节点、多余度仿真计算机系统及方法，以克服现有技术中由于时钟系统同时为所有仿真节点提供时钟支持，一旦时钟系统出现故障就会导致同步系统紊乱，导致的安全性较低的问题。

为实现上述目的，本发明提供如下技术方案：

一种仿真节点，包括：

设置在仿真节点内的嵌入式系统时钟，用于预设时钟中断频率；

设置在仿真节点内的处理器，所述处理器包括第一处理模块，所述第一处理模块用于接收所述嵌入式系统时钟发送的时钟中断频率，控制所述仿真节点以所述时钟中断频率作为仿真周期，执行仿真操作。

优选的，所述仿真节点还包括：

设置在仿真节点内的紧凑型外设组件互连标准CPCI板卡，所述CPCI板卡用于产生与所述仿真节点相对应的数字IO量，并将所述数字IO量发送给处理器；

所述处理器还包括第二处理模块，所述第二处理模块用于接收自身CPCI板卡产生的数字IO量，同时接收其他仿真节点的数字IO量，判断所述数字IO量是否与其他仿真节点的数字IO量相同，并依据判断结果执行相应的操作。

优选的，所述仿真节点还包括：

示波器接口，用于将自身的数字IO量和接收到的其他仿真节点的数字IO量发送给示波器。

优选的，所述仿真节点还包括：

数据接口，用于接收所述远程的控制处理器发送的运行模型和/或控制指令，并将所述控制指令发送至所述处理器，所述控制指令至少包括：开始仿真指令、暂停仿真指令和停止仿真指令；

所述处理器还包括第三处理模块，所述第三处理模块用于接收所述运行模型，控制所述仿真节点依据所述运行模型执行仿真，并接收控制指令，依据所述控制指令执行相应的控制操作。

优选的，所述第一处理模块、第二处理模块和第三处理模块为相同的处理模块或不同的处理模块。

一种多余度仿真计算机系统，包括：多个仿真节点，所述仿真节点包括嵌入式系统时钟和第一处理模块，另外，所述仿真节点还可以包括：CPCI板卡、第二处理模块、示波器接口、数据接口和第三处理模块。

一种多余度仿真计算机系统仿真方法，包括：

预设每个仿真节点的嵌入式系统时钟的时钟中断频率；

判断多余度仿真计算机系统中所有仿真节点是否完成时钟中断频率的预设；

如果是，进入等待阶段，并在预设的等待时间后，返回执行判断多余度仿真计算机系统中所有仿真节点是否完成时钟中断频率的预设；

如果否，以所述时钟中断频率作为仿真周期，执行仿真操作。

优选的，所述方法还包括：

任选一个仿真节点，接收其他仿真节点的数字IO量，并将自身的数字IO量发送给其他仿真节点，判断所述仿真节点的数字IO量是否与其他仿真节点的数字IO量相同，如果该仿真节点的数字IO量与至少预设个数的其他仿真节点的数字IO量相同时，执行仿真操作；