[发明专利]半导体器件、鳍式场效应管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及半导体器件、鳍式场效应管的形成方法。

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

然而随着工艺节点的进一步减小，现有技术的鳍式场效应管的器件性能存在问题。

更多关于鳍式场效应管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。

发明内容

本发明解决的问题是提供器件性能好的半导体器件、鳍式场效应管的形成方法。

为解决上述问题，本发明的实施例提供了一种半导体器件，包括：

提供半导体衬底；

形成覆盖所述半导体衬底表面的硬掩膜薄膜；

形成位于所述硬掩膜薄膜表面的凸起的支撑部；

形成位于所述支撑部侧壁的侧墙；

去除所述支撑部，并以所述侧墙为掩膜，刻蚀所述硬掩膜薄膜形成硬掩膜层；

以所述硬掩膜层为掩膜，刻蚀所述半导体衬底形成鳍部。

可选地，所述侧墙的形成步骤包括：形成覆盖所述硬掩膜薄膜、支撑部的顶部和侧壁的侧墙薄膜；刻蚀所述侧墙薄膜直至暴露出硬掩膜薄膜和支撑部的顶部。

可选地，刻蚀所述侧墙薄膜直至暴露出硬掩膜薄膜和支撑部的顶部的工艺为各向异性的干法刻蚀工艺。

可选地，所述侧墙的材料为氮化硅、氧化硅或磷硅玻璃。

可选地，所述侧墙的厚度为10-40nm。

可选地，所述硬掩膜层的形成工艺为：采用各向同性的干法刻蚀工艺刻蚀所述硬掩膜薄膜。

可选地，所述硬掩膜层的形成工艺为：采用HF和水的体积比为1∶80～1∶120的氢氟酸刻蚀所述硬掩膜薄膜。

可选地，还包括：去除所述侧墙和硬掩膜层，暴露出所述鳍部的顶部。

可选地，所述硬掩膜层的材料为氮化硅、氧化硅或磷硅玻璃。

可选地，所述支撑部的材料为氮化硅、氧化硅或磷硅玻璃。

可选地，所述半导体衬底为单晶硅或锗绝缘体上硅。

相应的，发明人还提供了一种鳍式场效应管的形成方法，包括：

提供采用上述任一项方法形成的半导体器件；

形成栅极结构，所述栅极结构位于所述半导体器件的半导体衬底上，且横跨所述鳍部的顶部和侧壁；

以所述栅极结构为掩膜，向所述鳍部掺杂形成源/漏极。

相应的，发明人还提供了一种半导体器件的形成方法，包括：

提供半导体衬底；

形成覆盖所述半导体衬底表面的硬掩膜薄膜；

形成位于所述硬掩膜薄膜表面的凸起的支撑部；

形成位于所述支撑部侧壁的第一侧墙；

去除所述支撑部，并形成位于所述第一侧墙的侧壁的第二侧墙；

去除所述第一侧墙，并以所述第二侧墙为掩膜，刻蚀所述硬掩膜薄膜形成硬掩膜层；

以所述硬掩膜层为掩膜，刻蚀所述半导体衬底形成鳍部。

可选地，所述第一侧墙的形成步骤包括：形成覆盖所述硬掩膜薄膜、支撑部的顶部和侧壁的第一侧墙薄膜；刻蚀所述第一侧墙薄膜直至暴露出硬掩膜薄膜和支撑部的顶部。

可选地，刻蚀所述第一侧墙薄膜直至暴露出硬掩膜薄膜和支撑部的顶部的工艺为各向异性的干法刻蚀工艺。

可选地，所述第一侧墙的材料为氮化硅、氧化硅或磷硅玻璃，所述第一侧墙的厚度为10-40nm。