[发明专利]存储器的制造方法

说明书

技术领域

本发明有关于存储器制造技术，且特别有关于一种存储器的制造方法。

背景技术

非易失性存储器因具有可多次进行数据的存入、读取、抹除等特性，且存入的数据在断电后也不会消失，因此被广泛应用于个人电脑和电子设备。随着非易失性存储器的尺寸逐渐缩小，为了克服微影工艺中光源解析度的限制，发展了一种双重图案化工艺(double patterning process)，以增加元件的集成度。

然而，为了要同时定义出有源区与周边区的导体图案，通常至少需使用到三道光罩，举例来说，第一道光罩用来定义罩幕层的最小线宽与间距(L/S)，第二道光罩用来切除不需要的罩幕图案，以及第三道光罩用来形成有源区与周边区的导体图案，其中有源区与周边区的导体图案由相同导体材料形成。一般来说，为了提升元件的操作速度，相较于有源区的导体图案，周边区的导体图案较佳是由低阻值导体材料所形成。因此，在实施上述使用三道光罩的工艺后，通常会额外于周边区以低阻值导体材料形成接触窗以及接触插塞等元件，以与周边区的导体图案电性连接。然而，此举增加了存储器元件的工艺步骤与成本。

发明内容

本发明提供一种存储器的制造方法，以提升周边区的效能。

本发明提供一种存储器的制造方法。提供基底，基底包括有源区与周边区。于基底上形成第一导体层。于第一导体层上形成罩幕图案，罩幕图案包括位于有源区的第一线形图案与位于周边区的ㄩ字形图案，ㄩ字形图案具有第二线形图案、第三线形图案以及第四线形图案，其中第二线形图案及第三线形图案与第四线形图案的两端连接，使第二线形图案、第三线形图案以及第四线形图案形成第一开口，第一线形图案的末端与ㄩ字形图案的第二线形图案的末端以外的位置连接。对罩幕图案实施修整工艺，以缩小第一线形图案、第二线形图案、第三线形图案以及第四线形图案的线宽。于罩幕图案的侧壁上自行对准地形成绝缘图案，绝缘图案填满第一开口。移除罩幕图案，使绝缘图案具有暴露出部分第一导体层的沟槽，沟槽的轮廓对应于罩幕图案的轮廓。移除部分绝缘图案，使绝缘图案具有第二开口，第二开口与沟槽连通。以绝缘图案为罩幕，图案化第一导体层，以分别于有源区与周边区形成第一导体图案与第二导体图案。移除绝缘图案。于基底上形成介电层，介电层位于第一导体图案与第二导体图案之间。于介电层上形成与第二导体图案电性连接的第三导体图案。

本发明通过具特殊构形的罩幕图案、移除特定部分的绝缘图案以及图案化光阻层的形成位置，可在不额外增加光罩数的条件下，使得周边区的第三导体图案与有源区的第一导体图案具有不同材料，进而提升周边区的效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图11A是依照本发明的一实施例的一种存储器的制造方法的流程俯视图。

图1B至图11B分别是沿图1A至图11A的I-I’线与II-II’线的剖面示意图。

其中，附图标记说明如下：

100：基底

102：有源区

104：周边区

110：阻绝层

120、170：导体层

122、124、170a：导体图案

130：罩幕图案

130a：侧壁

132、134a、134b、134c：线形图案

134：ㄩ字形图案

136、148、150a：开口

140、140’：绝缘图案

142、144：部分

142a、142b、142c：子部分

146：沟槽

150：图案化光阻层

160：介电层

172：导体层

174、176：阻障层

180：光阻图案

L1、L1’、L2、L2’、L3、L4：线宽

S1、S1’、S2、S2’、S3、S4：间距

TP：修整工艺

具体实施方式

图1A至图11A是依照本发明的一实施例的一种存储器的制造方法的流程俯视图，以及图1B至图11B分别是沿图1A至图11A的I-I’线与II-II’线的剖面示意图。特别说明的是，一般会使用包括多个罩幕图案的罩幕层来进行存储器的制作，因此为了清楚标示罩幕图案的线宽与间距，在图1B至图11B是以I-I’线沿三个罩幕图案的剖面图为例来进行说明。