[发明专利]一种带隙基准电压源电路

说明书

技术领域

本发明属于集成电路供电技术领域，尤其涉及一种带隙基准电压源电路。

背景技术

在模拟集成电路或混合信号设计领域，基准电压源是一很重要的模块，为系统提供电压基准和电流基准。随着电路集成度的提高，基准电压源也越来越多的集成到芯片内部，以降低系统成本。

传统的基准电压源通常依靠带隙基准电压源电路产生，如图1所示，该带隙基准电压源电路包含误差放大器、PMOS镜像电流源、PNP管及电阻，而基准电压通常由包含PMOS管PM3的镜像电流源、电阻R2及PNP管Q3的单独一条支路(在图1中以虚线标出)生成。

但是，上述带隙基准电压源电路具有多种缺陷：因其包含误差放大器及相应的偏置电路，因此存在面积较大的问题；误差放大器自身的失调电压及噪声也会加到基准电压输出端Vref，而且，由于基准电压由一支路单独生成，因此，该带隙基准电压源电路中PM3、PM1和PM2镜像电流源间的镜像失配也会加大基准电压的失调电压。

发明内容

有鉴于此，本发明的目的在于提供一种带隙基准电压源电路，以解决现有技术中存在的面积大、失调电压大的问题。

为实现上述目的，本发明提供如下技术方案：

一种带隙基准电压源电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NPN型三极管、第二NPN型三极管、第一电阻和第二电阻；其中：

所述第一PMOS管和第二PMOS管的源极和衬底接入电源电压；

所述第一PMOS管和第二PMOS管的栅极同时连接至所述第四PMOS管的源极及所述第二PMOS管的漏极；

所述第一PMOS管的漏极连接至所述第三PMOS管的源极；

所述第三PMOS管和第四PMOS管的衬底接入电源电压；

所述第三PMOS管和第四PMOS管的栅极同时连接至所述第二NPN型三极管的集电极及所述第四PMOS管的漏极；

所述第三PMOS管的漏极通过所述第二电阻连接至所述第一NPN三极管的集电极；

所述第一NPN型三极管和第二NPN型三极管的基极连接至所述第一NPN型三极管的集电极；

所述第一NPN型三极管的发射极接地；

所述第二NPN型三极管的发射极通过所述第一电阻接地；

所述第三PMOS管的漏极作为基准电压输出端。

优选的，所述第一PMOS管和第二PMOS管的器件参数相同；所述第三PMOS管和第四PMOS管的器件参数相同；所述第一NPN型三极管和第二NPN三极管的发射极面积比为n∶1，其中，表示求导数，Vbe1表示第一NPN型三极管的基极-发射极结电压，T表示绝对温度，q表示电子电荷量，K表示波尔兹曼常数，R2表示第二电阻的电阻值，R1表示第一电阻的电阻值。

由此可见，本发明的有益效果为：本发明公开的带隙基准电压源电路中没有用到误差放大器，因此省去了误差放大器自身的失调电压电压及噪声对系统的影响，并且节省了功耗和面积；另外，基准电压Vref的输出支路并未采用一个支路单独产生，也在一定程度上避免了电流镜像失陪引起的失调电压的影响，并且节省了面积和功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的带隙基准电压源电路的结构图；

图2为本发明公开的一种带隙基准电压源电路的结构图；

图3为图2所示带隙基准电压源电路的基准电压Vref随温度变化的Tcm曲线图。

具体实施方式

为了引用和清楚起见，下文中使用的技术名词的说明、简写或缩写总结如下：

PMOS，positive channel Metal Oxide Semiconductor，PMOS管指n型衬底、p沟道，靠空穴的流动运送电流的MOS管。

本发明公开了一种带隙基准电压源电路，用以解决现有技术中存在的面积大、失调电压大的问题。其基本思路为：利用处于放大区的NPN管间基极-发射极电压差的正温度系数、基极-发射极电压的负温度系数，设计出一种低功耗、低面积、低失调电压、低噪声、结构简洁的带隙基准电压源电路。