[发明专利]提高浮体效应存储单元写入速度的侧墙刻蚀方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种提高浮体效应存储单元写入速度的侧墙刻蚀方法。

背景技术

嵌入式动态存储技术的发展使得大容量动态存储器(DRAM)在目前的系统级芯片(SOC)中应用的非常普遍。大容量嵌入式动态存储器(EDRAM)只能通过嵌入技术来改善SOC的带宽以及降低SOC的功耗。传统的嵌入式动态存储器的每个存储单元除了包括晶体管之外，还包括一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。此外，嵌入式动态存储器的制作工艺与CMOS(互补金属氧化物半导体)超大规模集成电路的制作工艺非常不兼容，限制了它在嵌入式SOC中的应用。

浮体效应存储单元(Floating Body Cell，即FBC)是一种有希望替代EDRAM的动态存储器。FBC是利用浮体效应(Floating Body Effect，即FBE)的动态随机存储器单元，其原理是利用绝缘体上硅(Silicon on Insulator，即SOI)器件中氧埋层(BOX)的隔离作用所带来的浮体效应，将被隔离的浮体(Floating Body)作为存储节点，实现写“1”和写“0”。

图1A～1B为FBC的工作原理示意图。以NMOS晶体管为例，请参照图1A，在栅极(G)13和漏极(D)12端加正向偏压，NMOS晶体管导通，由于NMOS晶体管内部横向电场的作用，电子在漏极12附近与硅原子碰撞电离从而产生电子空穴对，其中一部分空穴被纵向电场扫入衬底11，形成衬底电流，又由于有氧埋层(BOX)的存在，衬底电流无法释放，使得空穴作为浮体积聚，此时为第一种存储状态，可定义为写“1”。写“0”的情况如图1B所示，在栅极13上施加正偏压，在漏极12上施加负偏压，通过PN结正向偏置，空穴从浮体发射到两端的漏极12和源极14，此时为第二种存储状态，定义为写“0”。由于衬底电荷的积聚，会改变NMOS晶体管器件的阈值电压(V_t)，因此可以通过电流的大小感知阈值电压的差异从而判断写“0”和写“1”这两种状态，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统EDRAM应用于嵌入式系统芯片中。

浮体效应存储单元在写“1”时，载流子一边在衬底积聚，一边会从源极慢慢的泄漏。写“1”的速度由衬底电流的大小和积聚的载流子从源极泄漏的速度共同决定的。提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度。此外，减少衬底积聚的载流子从源极泄漏，也可以达到提高浮体效应存储单元写入速度的目的。

如图2A～2C所示，通常工艺中，浮体效应存储单元的侧墙刻蚀工艺包括以下步骤：

首先，提供衬底21，所述衬底21包括源极区域和漏极区域，所述源极区域中形成有源极延伸区24，所述漏极区域中形成有漏极延伸区25，所述衬底21上形成有栅极结构22，随后在衬底21和栅极结构22上沉积形成侧墙沉积层23，如图2A所示；

接下来，采用各向异性的干法刻蚀工艺对侧墙沉积层23进行刻蚀，以在源极区域上方形成源极侧墙23a，在漏极区域上方形成漏极侧墙23b，所述源极侧墙23a和漏极侧墙23b为对称结构，如图2B所示；

然后，如图2C所示，进行源漏重掺杂以及退火工艺，在衬底中形成源极重掺杂区241和漏极重掺杂区251，可以得知，源极重掺杂区241和漏极重掺杂区251的位置受源极侧墙23a和漏极侧墙23b的影响，即，源极重掺杂区241和漏极重掺杂区251中掺杂离子距离器件沟道的距离由侧墙的宽度所决定。

发明内容

本发明的目的在于提供一种能够有效提高浮体效应存储单元写入速度的侧墙刻蚀方法。

为解决上述技术问题，本发明提供一种提高浮体效应存储单元写入速度的侧墙刻蚀方法，所述方法包括：提供衬底，所述衬底上形成有栅极结构，所述衬底包括源极区域和漏极区域；在所述衬底上形成侧墙沉积层；在所述源极区域上方的侧墙沉积层上形成光刻胶层；采用中性离子对漏极区域上方的侧墙沉积层进行离子注入；去除所述光刻胶层，对所述侧墙沉积层进行刻蚀，以在所述源极区域上方形成源极侧墙，并在所述漏极区域上方形成漏极侧墙，所述源极侧墙的截面宽度大于所述漏极侧墙的截面宽度。

较佳的，在所述的提高浮体效应存储单元写入速度的侧墙刻蚀方法中，所述中性离子为锗离子或氙离子。