[发明专利]一种浮栅的制备方法

说明书

技术领域

本发明涉及半导体器件制造技术领域，特别涉及一种浮栅的制备方法。

背景技术

自从1967年贝尔实验室的D.Kahng和S.M.Sze提出了浮栅结构的非挥发性半导体存储器以来，基于栅堆叠的MOSFET结构的浮栅半导体存储器就在容量、成本和功耗上以占有极大的优势取代了之前长期使用的磁存储器。在此基础上，日本东芝公司在1984年成功提出了Flash存储器的概念，直到现在Flash存储器仍然是非挥发性半导体存储器市场上的主流器件，但是随着微电子技术节点不断向前推进，工艺线宽的将进一步减小，基于浮栅结构的传统Flash正在遭遇严重的技术难点，主要原因是由于隧穿介质层的持续减薄，漏电现象越发严重，严重限制了Flash器件的可缩小化，导致浮栅存储器件的密度难以提升。

浮栅式非挥发性存储器是目前被大量使用和普遍认可的主流非挥发性存储器，被广泛应用于电子和计算机设备。传统的浮栅结构存储单元由于结构与材料的限制，致使快速写入/擦除操作的要求和长期稳定存储的需求之间产生了严重矛盾。且随着特征尺寸的缩小，此矛盾更加显著。

随着特征尺寸推进至纳米级，在缩小存储单元、提高存储密度的同时提高存储数据读写、擦除和保持性能，已经成为目前浮栅存储单元发展面临的关键问题。这就要求从材料和结构上对传统浮栅存储单元加以改进。

随着器件尺寸的减少，很多公司浮栅的制备用FG-CMP的方法。此方法有三个方面的缺点：（1）由于CMP的特性，凹陷（dishing） 和侵蚀（erosion）现象比较严重，影响了浮栅的高度。（2）晶片边缘和中心位置的均匀性不能保证，导致浮栅在边缘和中心的高度不同。通常12寸poly-CMP的不均匀性（non-uniformity）通常在10%以上。（3）浮栅的不同高度影响到耦合系数，进而影响到编程(program)和擦除(erase)的性能。

标准叠栅存储器由控制栅（CG: Control Gate）、多晶硅间氧化层（IPO: Interpoly Oxide）、浮栅（FG: Floating Gate）、栅氧化层（GO: Gate Oxide）和源、漏、衬底构成。当前的浮栅制备工艺流程：首先隔离层制备，再沉积栅氧化层和浮栅，最后进行浮栅化学机械研磨。

中国专利CN200710121367涉及非挥发性存储器技术领域，公开了一种多层纳米晶浮栅结 构的非挥发性存储器，包括：用于支撑整个非挥发性存储器的半导体衬底 11；在半导体衬底11中掺杂形成源极9和漏极10；在源极9和漏极10之 间的沟道12；位于沟道12上的隧穿氧化层13；用于控制多层纳米晶浮栅 结构氧化的控制氧化层14；位于控制氧化层14上的栅电极16；位于隧穿氧化层13与控制氧化层14之间的多层纳米晶浮栅结构15，用于作为非挥发性存储器的浮栅存储单元。本发明同时公开了一种制备多层纳米晶浮栅结构非挥发性存储器的方法。本发明解决单层纳米晶浮栅存储器的编程时间/电压与存储时间之间的矛盾，在较短的编程时间前提下提升器件的存储时间。

中国专利CN200910078478公开了一种用于快闪存储器的钨钛合金纳米晶浮栅结构，属于微电子技术 领域。该结构包括硅衬底，以及在所述硅衬底上依次覆盖的氧化硅层、高介电常数薄膜、钨钛合金纳米晶电荷存储层、阻挡层以及栅材料层。本发明的结构提高了浮栅结 构的非挥发性存储单元的编程/擦除效率、编程/擦除(P/E)速度、有效电荷存储能力、 数据保持特性、编程/擦除耐受性等存储性能。本发明同时公开了一种制作钨钛合金纳米晶浮栅结构的方法。本发明的方法简便，并兼容于传统CMOS硅平面工艺。

中国专利CN200910302491涉及半导体器件制造技术领域，具体涉及一种基于氮化处理的纳米晶浮栅存储器 的制备方法，所述方法包括在硅衬底上生长遂穿介质层，并在遂穿介质层上表面生长硅纳米晶；对硅纳米晶进行氮化处理，在氮化处理后的硅纳米晶表面淀积控制栅介质层，控制栅介质层上淀积多晶硅；刻蚀多层结构到硅衬底，形成制作栅侧墙和源电极、漏电极的区域；制作栅侧墙、栅极、源极和漏极，形成浮栅存储器。本发明可用于非挥发性存储器的存储单元，具有电荷存储容量大，结构简单，可靠性高，与传统CMOS工艺兼容性好，易于批量生产。

下面列出了耦合系数的常见计算模型:

=

=

=

A1: 浮栅跟控制栅的面耦合面积(flat)

A2: 浮栅跟控制栅的侧壁耦合面积(sidewall)

A3: 浮栅跟衬底沟道的耦合面积（channel）