[发明专利]字线驱动电路及存储器电路

说明书

技术领域

本发明涉及存储器电路，特别涉及一种功耗较小的字线驱动电路及存储器电路。

背景技术

近年来，随着便携式电子产品的需求不断增加，对电子产品中的存储器的需求不断增加，且特别是随着物联网时代的到来，RFID标签、智能卡等无源电子产品的需求不断增加。人们希望RFID标签、智能卡中的存储器的功耗越来越小，从而能降低整个RFID标签、智能卡的工作功耗。由于RFID标签、智能卡接收到的功率为一定值，存储器较低的工作功耗可以使得RFID标签、智能卡的感应距离变远，从而可以提高了RFID标签、智能卡等无源电子产品的工作性能。

所述RFID标签、智能卡等无源电子产品中的存储器一般为快闪(flash)存储器、电可擦可编程只读存储器(EEPROM)等。以下以快闪存储器为例对存储单元的结构进行说明。请参考图1，为所述快闪存储器的电路结构示意图，具体包括：若干个呈矩阵排列的存储单元15，若干根呈横向排列的字线(Word Line，WL)，如WL1、WL2等，若干根呈纵向排列的位线(Bit Line，BL)，如BL1、BL2等；其中，所述存储单元15的控制栅极通过所述字线与字线驱动电路20电连接，且所述字线驱动电路20的另一端与字线选择电路30相连接；所述存储单元15的漏极通过位线与读/写电路40电连接，所述存储单元15的源极与源极线(未图示)电连接。所述位线上还连接有预放电电路50。所述字线选择电路30用来选择多条字线中的一条并利用所述字线驱动电路20向被选中的字线施加字线电压。所述读/写电路40用来选择多条位线中的一条并向被选中的位线施加位线电压，或通过位线输出存储单元的数据。

在进行读操作时，通常利用所述字线选择电路30开启一条位线上的对应的存储单元的沟道区，利用所述源极线通过存储单元将位线电压提升或降低到一特定电压值，其中，所述位线电压与存储单元中存储的存储信息相对应。将所述特定电压值与参考电压进行比较，从而判断对应的存储器单元为逻辑“1”还是为逻辑“0”。但是在实际的存储器电路结构中，所述位线的长度较长，所述位线与接地端之间的位线电容量较大，为了让所述位线电压能较快地提升到一特定电压值，现有技术中往往利用先利用一预充电电路或预放电电路对所述位线进行预充电或预放电，然后再开启对应的存储单元的沟道区，利用所述存储单元使得位线电压能很快地达到特定电压值。

更多关于具有预充电电路的存储器电路结构请参考公开号为US2009/0201747A1的美国专利文献。

但RFID标签、智能卡等无源电子产品中消耗的功率是由发射机提供的，为了获得最远的感应距离，所述RFID标签、智能卡等无源电子产品的内部功耗需要尽可能的小。在现有技术中，由于每一条位线上都连接有一个预充电电路或预放电电路，所述预充电电路或预放电电路的数量很大，在预充电或预放电的过程中，所述预充电电路或预放电电路的瞬时电流会很大，使得所述RFID标签、智能卡等无源电子产品的瞬时功耗很大，会降低RFID标签、智能卡等无源电子产品的工作性能。

发明内容

本发明解决的问题是通过减小字线驱动电路中的NMOS晶体管的沟道区的宽度，省去现有技术中的预充电电路/预放电电路，使得所述存储器电路的功耗较小，存储器电路所占的面积较小。

为解决上述问题，本发明技术方案提供了一种字线驱动电路，包括：

第一PMOS晶体管和第二NMOS晶体管，所述第一PMOS晶体管的源极与第一信号端相连接，所述第一NMOS晶体管的源极与第二信号端相连接，所述第一PMOS晶体管的漏极与第一NMOS晶体管的漏极相连接，且与字线相连；

所述第一PMOS晶体管的栅极与第一控制信号端相连接，所述第一NMOS晶体管的栅极与第二控制信号端相连接，

其中，所述第一NMOS晶体管的沟道区宽度小于所述第一PMOS晶体管的沟道区宽度。

可选的，所述第一NMOS晶体管的沟道区宽度为所述第一PMOS晶体管的沟道区宽度的1/3～1/6。

可选的，所述第一信号端施加的电压为编程电压，所述编程电压的电压值大于与所述字线相连的存储单元的阈值电压值。

可选的，所述第二信息端施加的电压为公共电压，所述公共电压的电压值小于与所述字线相连的存储单元的阈值电压值。

可选的，所述第一控制信号端和第二控制信号端相连接且与字线选择电路相连接，所述字线选择电路通过所述第一控制信号端和第二控制信号端同时控制所述第一PMOS晶体管和第一NMOS晶体管。