[发明专利]字线驱动电路及存储器电路

权利要求书

1.一种字线驱动电路，其特征在于，包括：

第一PMOS晶体管和第二NMOS晶体管，所述第一PMOS晶体管的源极与第一信号端相连接，所述第一NMOS晶体管的源极与第二信号端相连接，所述第一PMOS晶体管的漏极与第一NMOS晶体管的漏极相连接，且与字线相连；

所述第一PMOS晶体管的栅极与第一控制信号端相连接，所述第一NMOS晶体管的栅极与第二控制信号端相连接，

其中，所述第一NMOS晶体管的沟道区宽度小于所述第一PMOS晶体管的沟道区宽度。

2.如权利要求1所述的字线驱动电路，其特征在于，所述第一NMOS晶体管的沟道区宽度为所述第一PMOS晶体管的沟道区宽度的1/3～1/6。

3.如权利要求1所述的字线驱动电路，其特征在于，所述第一信号端施加的电压为编程电压，所述编程电压的电压值大于与所述字线相连的存储单元的阈值电压值。

4.如权利要求1所述的字线驱动电路，其特征在于，所述第二信息端施加的电压为公共电压，所述公共电压的电压值小于与所述字线相连的存储单元的阈值电压值。

5.如权利要求1所述的字线驱动电路，其特征在于，所述第一控制信号端和第二控制信号端相连接且与字线选择电路相连接，所述字线选择电路通过所述第一控制信号端和第二控制信号端同时控制所述第一PMOS晶体管和第一NMOS晶体管。

6.如权利要求1所述的字线驱动电路，其特征在于，所述第一控制信号端、第二控制信号端分别与字线选择电路相连接，所述字线选择电路通过所述第一控制信号端、第二控制信号端分别控制所述第一PMOS晶体管和第二NMOS晶体管。

7.如权利要求1所述的字线驱动电路，其特征在于，所述第一PMOS晶体管为HVPMOS晶体管或PMOS晶体管，所述第一NMOS晶体管为HVNMOS晶体管或NMOS晶体管。

8.一种具有如权利要求1所述的字线驱动电路的存储器电路，其特征在于，包括：

若干个呈矩阵排列的存储单元，若干根呈横向排列的字线，若干根呈纵向排列的位线；

所述存储单元的控制栅通过所述字线与字线驱动电路电连接，且所述字线驱动电路的另一端与字线选择电路相连接；

所述存储单元的漏极通过位线与感测放大器相连接。

9.如权利要求8所述的存储器电路，其特征在于，所述第一NMOS晶体管的沟道区宽度为所述第一PMOS晶体管的沟道区宽度的1/3～1/6。

10.如权利要求8所述的存储器电路，其特征在于，所述第一NMOS晶体管的沟道区的宽度为：在所述感测放大器感测放大位线电压之前，对应的存储单元的位线电压大于或等于第二信号端施加的电压，小于所述存储单元的阈值电压所对应的第一NMOS晶体管的沟道区的宽度。

11.如权利要求8所述的存储器电路，其特征在于，还包括，与感测放大器相连接的所述信号锁存单元，用于锁存感测放大器发出的电压信号。

12.如权利要求8所述的存储器电路，其特征在于，所述存储器为电可擦可编程只读存储器或快闪存储器。

13.如权利要求8所述的存储器电路，其特征在于，所述存储单元的漏极通过局部位线、位线驱动电路、全局位线与感测放大器电连接，其中，所述局部位线的一端与所述存储单元的漏极相连接，所述局部位线的另一端与所述位线驱动电路的一端相连接；所述全局位线的一端与所述位线驱动电路的另一端相连接，所述全局位线的另一端与感测放大器相连接，且若干条局部位线对应于一条全局位线。

14.如权利要求8所述的存储器电路，其特征在于，所述位线上未连接有预充电电路或预放电电路。