[发明专利]沟槽式MOS静电释放结构以及集成电路

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种沟槽式MOS静电释放结构以及采用了该沟槽式MOS静电释放结构的集成电路。

背景技术

沟槽式MOS场效应管是在平面式MOS场效应管基础上发展起来的新型MOS管，具备导通电阻小、饱和电压低、开关速度快、沟道密度高、芯片尺寸小等优点。

图1是沟槽式MOS场效应管的剖面结构示意图。该沟槽式MOS场效应管10在矿硅衬底11上生长有一层N-外延层110，电子由源端12经沟道13从衬底11流出，漏极14从衬底11底面的金属层引出。多晶硅栅15位于沟槽16中，在多晶硅栅15侧面及底面包围有栅氧化层17，用于将多晶硅栅15隔离。

静电释放结构被广泛地用于功率MOS器件以提高MOS器件性能。图2是根据现有技术的沟槽式MOS场效应管的静电释放结构的示意图。如图2所示，在沟槽MOS晶体管1(例如集成电路的末端的沟槽MOS晶体管)的栅极6和源极之间连接一个二极管阵列(如标号2至标号3之间的部分所示)。当出现高电压脉冲时，该二极管阵列导通，从而将电流从栅极引导至源极；从而电流在二极管阵列的一端2和另一端3之间流动。二极管阵列与沟槽式MOS有源区5之间需要布置一个电介质层4。

对于图2所示的根据现有技术的沟槽式MOS场效应管的静电释放结构的制造，一般在沟槽MOS晶体管的栅极多晶硅沉积之后沉积静电释放区多晶硅，因此需要一个额外的掩膜以及多晶硅刻蚀步骤。在根据现有技术的沟槽式MOS场效应管的静电释放结构中，为了防止寄生的三极管漏电，因此极管阵列与沟槽式MOS有源区5之间的电介质层4必需足够厚。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改进沟槽式MOS静电释放性能的沟槽式MOS静电释放结构以及采用了该沟槽式MOS静电释放结构的集成电路。

根据本发明的第一方面，提供了一种沟槽式MOS静电释放结构，其包括布置在沟槽式MOS有源区上的电介质层上的二极管阵列，所述二极管阵列的两端分别连接至沟槽式MOS的源极和栅极；其中在所述电介质层和所述沟槽式MOS有源区之间插入了一个氮化硅层。

优选地，所述二极管阵列是排列成一行的相互连接的多个二极管。

优选地，所述沟槽式MOS有源区与所述氮化硅层之间布置有一个氧化物层。

优选地，所述电介质层是正硅酸乙酯的层。

优选地，所述氮化硅层的厚度介于60A-100A之间。

根据本发明的第二方面，提供了一种采用了根据本发明第一方面所述的沟槽式MOS静电释放结构的集成电路。

根据本发明，由于氮化硅层的插入，防止了高温工艺中静电释放结构的二极管阵列中的各个二极管之间由于浓度差存在自扩散；从而防止掺杂元素扩散出去而稀释源极掺杂浓度，而源极掺杂浓度的稀释将导致静电释放结构耐压值下降更易击穿。因此，氮化硅层的插入可以有效地防止沟槽式MOS场效应管的静电释放的漏电流。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1是沟槽式MOS场效应管的剖面结构示意图。

图2是根据现有技术的沟槽式MOS场效应管的静电释放结构的示意图。

图3是根据本发明实施例的沟槽式MOS场效应管的静电释放结构的示意图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图3是根据本发明实施例的沟槽式MOS场效应管的静电释放结构的示意图。如图3所示，与图1所示的现有技术的沟槽式MOS场效应管的静电释放结构相同的是，本发明实施例的沟槽式MOS场效应管的静电释放结构包括布置在沟槽式MOS有源区5上的电介质层4上的二极管阵列，所述二极管阵列的两端分别连接至沟槽式MOS的源极和栅极。

具体地说，例如，所述二极管阵列是排列成一行的相互连接的多个二极管，当然，本发明并不排除多行相互连接的多个二极管所组成的二极管阵列。

然而，与图1所示的现有技术的沟槽式MOS场效应管的静电释放结构不同的是，在电介质层4下布置了一个氮化硅(SiN)层7。更具体地说，在电介质层4和沟槽式MOS有源区5之间插入了一个氮化硅层7。