[发明专利]一种高度集成的低功耗基准源

权利要求书

1.一种高度集成的低功耗基准源，其特征在于，所述基准源包括依次相连的：启动电路模块、集成输出模块和带隙电压基准源模块；

所述启动电路模块，用于启动系统进行工作、并且在系统进入正常工作状态后自动关闭；

所述集成输出模块，集成了数字基准电压源、模拟基准电压源和电流偏置基准源三个单元的功能，并且用于启动后续带隙电压基准源模块的工作；

所述带隙电压基准源模块，用于输出三个以上大小可调的稳定基准电压值。

2.如权利要求1所述的基准源，其特征在于，所述启动电路模块包括：第一电流镜、电容C1和限流电阻R12，其中，所述第一电流镜由PMOS管M1、PMOS管M2、PMOS管M3构成；

所述PMOS管M1的源极、所述PMOS管M2的源极和所述PMOS管M3的源极都接直流电源，所述PMOS管M1的栅极与漏极共接后与所述PMOS管M2的栅极、所述PMOS管M3的栅极连接在一起，所述PMOS管M1的漏极还通过所述限流电阻R12接所述电容C1的一端，所述电容C1的另一端是所述启动电路模块的第一输出端，所述PMOS管M2的漏极是所述启动电路模块的第二输出端，所述PMOS管M3的漏极是所述启动电路模块的第三输出端。

3.如权利要求1或2所述的基准源，其特征在于，所述集成输出模块包括：第二电流镜、第三电流镜、第四电流镜、第五电流镜、NPN管T1、稳压二极管D1、稳压二极管D3、稳压二极管D4、NMOS管M13、NPN管T8、NPN管T9、NPN管T10、NPN管T11、电阻R1、电阻R2、负反馈电阻R11、电流源I1和电流源I2；

其中，所述第二电流镜由NPN管T4、NPN管T5、NPN管T6和NPN管T7构成，所述第三电流镜由PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7和PMOS管M8构成，所述第四电流镜由PMOS管M14、PMOS管M15和PMOS管M16构成，所述第五电流镜由NMOS管M17、NMOS管M18构成；

所述PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极和PMOS管M8的源极都接直流电源，所述PMOS管M5的栅极与漏极共接后与所述PMOS管M4的栅极、所述PMOS管M6的栅极、所述PMOS管M7的栅极和所述PMOS管M8的栅极连接在一起，所述PMOS管M4的漏极与所述NMOS管M13的栅极、所述稳压二极管D4阴极的公共连接端接所述启动电路模块的第三输出端，所述PMOS管M8的漏极是所述集成输出模块的第一输出端，所述NPN管T1的集电极接直流电源，所述NPN管T1的基极与所述稳压二极管D3阴极、所述PMOS管M6的漏极的公共连接端接所述启动电路模块的第二输出端，所述NPN管T1的发射极与所述NPN管T5的集电极、所述NPN管T6的集电极和所述NPN管T7的集电极连接在一起，所述NPN管T4的基极与集电极共接后与所述NPN管T5的基极、所述NPN管T6的基极、所述NPN管T7的基极连接在一起，所述NPN管T4的集电极与所述PMOS管M7的漏极的公共连接端接所述启动电路模块的第一输出端，所述NPN管T4的发射极接所述稳压二极管D1的阴极，所述稳压二极管D1的阳极、所述稳压二极管D3的阳极与所述稳压二极管D4的阳极都接地，所述NPN管T5的发射极是所述集成输出模块的数字电压源输出端，所述电流源I1是数字电路的负载，接在所述NPN管T5的发射极与地之间，所述NMOS管M13的漏极接所述PMOS管M5的漏极，所述NMOS管M13的源极接所述NPN管T8的集电极，所述NPN管T8的基极与所述NPN管T9的基极、所述NPN管T10的基极、所述NPN管T11的基极连接在一起，所述NPN管T10的集电极和基极共接后通过所述负反馈电阻R11接所述NPN管T7的发射极，所述NPN管T8的发射极通过所述负反馈电阻R1接地、所述NPN管T9的发射极通过所述负反馈电阻R2接地、所述NPN管T10的发射极接地，所述NPN管T6的发射极与所述PMOS管M14的源极、所述PMOS管M15的源极、所述PMOS管M16的源极连接在一起作为模拟电压源的输出端，所述电流源I2是模拟电路负载，接在所述模拟电压源的输出端与地之间，所述PMOS管M14的栅极与漏极共接后与所述PMOS管M15的栅极、所述PMOS管M16的栅极连接在一起，所述PMOS管M14的漏极接所述NPN管T9的集电极，所述PMOS管M15的漏极接所述NMOS管M17的漏极，所述NMOS管M17的栅极与漏极共接后连接所述NMOS管M18的栅极，所述NMOS管M17的源极与所述NMOS管M18的源极都接地，所述NMOS管M18的漏极作为输入端是电流偏置的电流坠，所述PMOS管M16的漏极作为输出端是电流偏置的电流源，所述NPN管T11的集电极和发射极分别作为所述集成输出模块的第二输出端和第三输出端。

4.如权利要求3所述的基准源，其特征在于，所述带隙电压基准源模块包括：第六电流镜、第七电流镜、NPN管T12、NPN管T13、NPN管T14、NPN管T15、PMOS管M12、米勒补偿电容C2、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9和电阻R10；

其中，所述第六电流镜由PMOS管M9、PMOS管M10和PMOS管M11构成，所述第七电流镜由NMOS管M19、NMOS管M20构成；

所述NPN管T15的集电极接直流电源，所述NPN管T15的基极接所述集成输出模块的第一输出端，所述NPN管T15的发射极与所述PMOS管M9的源极、所述PMOS管M10的源极、所述PMOS管M11的源极、所述PMOS管M12的源极和所述NPN管T14的集电极连接在一起，所述PMOS管M10的栅极与漏极共接后与所述PMOS管M9的栅极、所述PMOS管M11的栅极连接在一起，所述PMOS管M9的漏极与所述PMOS管M12的栅极、所述NPN管T12的集电极的公共连接端接所述集成输出模块的第二输出端，所述NPN管T12的发射极通过所述电阻R4同时接所述集成输出模块的第三输出端、所述NPN管T13的发射极和所述电阻R5，所述电阻R5的另一端接地，所述PMOS管M10的漏极接所述NPN管T13的集电极，所述NMOS管M19的栅极与漏极共接后与所述PMOS管M11的漏极、所述NMOS管M20的栅极连接在一起，所述NMOS管M20的漏极同时接所述PMOS管M12的漏极、所述NPN管T14的基极，所述米勒补偿电容C2连接在所述PMOS管M12的栅极与漏极之间，所述NPN管T14的发射极依次连接所述电阻R6、所述电阻R7、所述电阻R8和所述电阻R9后接地，所述电阻R6与所述电阻R7的公共连接端为带隙基准电压的第一输出端，所述电阻R8与所述电阻R9的公共连接端为带隙基准电压的第二输出端，所述NPN管T12的基极通过所述电阻R10同时接所述NPN管T13的基极、所述电阻R7与所述电阻R8的公共连接端，所述NPN管T12的基极同时为带隙基准电压的第三输出端，所述NMOS管M19和所述NMOS管M20的源极接地。