[发明专利]用于提供第一和第二时钟信号的时基发生器和方法

说明书

技术领域

本发明涉及一种用于提供第一时钟信号和第二时钟信号的时基发生器。

本发明还涉及一种用于提供这样的第一和第二时钟信号的方法。

背景技术

脉冲雷达测距系统，诸如美国4,521,778中已知的，基于传输至目标物和从目标物反射的微波脉冲的运行时间的直接测量来提供距离或深度(level)的测量，例如容器中填充物料的表面。由于几米距离的运行时间是在纳秒范围内，所以需要特定的时间变换过程来使这些短的时间周期被测量。以传输时钟发生器给定的重复率或传输时钟频率将微波脉冲传输至目标物。在信号混合器中，从目标物反射的所接收的回波脉冲通过与采样脉冲相关联来采样，采样脉冲具有和传输脉冲相同的形状但是具有比传输时钟频率略低的采样时钟频率。相关联和随后的积分或低通滤波导致对应于接收的回声脉冲的中频信号，但是与接收的回声脉冲的相对时间扩展了因子T1/(T1-T2)，其中T1是传输脉冲重复周期，而T2是取样周期。时间扩展允许用标准技术放大、数字化和进一步处理回波脉冲。

提供传输时钟频率和采样时钟频率需要非常高的分辨率、高精确度、线性和稳定性的时基，原因是因为它们与测量误差直接相关。必须将时基的抖动(jitter)保持为低，因为时基的抖动对于载波信号(微波)的周期变得非常重要，中频信号会出现失真、振幅波动甚至消除。

时基信号可以用数字电路或模拟电路生成。

具有两个频率略微不同的时钟信号发生器的数字时基发生器可受益于晶体振荡器和PLL电路的使用，这允许实现高精确度和低抖动。然而，当振荡器启动时，时钟信号之间的相位差是不可预测的。如果使用零相位延迟的检测器，其必须能够在皮秒范围内操作。零相位检测器误差可降低数字解决方案的优点，且当需要增加零相位检测的等待时间时，增加测量时间。

模拟时基使用线性斜坡以生成可变时延。部件的热漂移导致时延随着温度变化。美国7,446,699示出补偿这样的热漂移误差的技术。但是，具有较慢变化的模拟信号将产生比快速转换的数字信号更大的由于电压噪音的抖动。

US 4,943,787示出数字时基发生器，其包括以基础频率提供基础时钟信号的基础时钟信号发生器、将所述基础频率增倍第一整数以产生第一辅助信号的第一倍频器、将所述第一辅助信号的频率除以所述第一整数以生成第一时钟信号的第一分频器、将所述基础频率乘以第二整数以产生第二辅助信号的第二倍频器，和将所述第二辅助信号的频率除以所述第二整数以生成第二时钟信号的所述第二分频器。因此，第一和第二时钟信号的频率与基础频率一样并相同。通过改变第一或第二整数除数给定数量的周期，可在第一和第二时钟信号之间设置所定义的时延。

EP 2207263A1公开了一种以基础频率f提供基础时钟信号的基础时钟信号发生器、将所述基础频率除以第一整数N以产生第一辅助信号的第一分频器、将所述第一辅助信号的频率乘以因数K以生成第一时钟信号的第一倍频器、将所述基础频率除以第二整数M以产生第二辅助信号的第二分频器，和将所述第二辅助信号的频率乘以所述因数K以生成第二时钟信号的第二倍频器。因此，第一时钟信号的频率为K·f/N，且第二时钟信号的频率为K·f/M。当设置K＝N时，第一时钟信号的频率等于基础频率f，且可以省略第一分频器和第一倍频器。

实践中，第一和第二时钟信号的频率可为3.000000MHz和2.999970MHz，这需要整数除数N＝300000以及M＝299997。因此，这种技术的主要缺点可能是长的响应时间，因为通过锁相环路(PLL)进行频率倍增，且每次频率调节仅可在约第一时钟信号的N周期＝第二时钟信号的M周期的一致的时刻检查了两个信号之后进行。进行几次校正对于锁定PLL是必要，且当需要大的N与M分频比(divider ratios)时，将花费非常长的时间来将PLL锁定。

另一个缺点来自将电路操作限制于整数的数字电路的使用。

发明内容

本发明的一个目的在于克服现有技术的缺点，并提供具有定义时间或相位延迟的频率略微不同的两个时钟信号。

根据本发明，这个目的是通过权利要求1中限定的时基发生器和权利要求6中给出的方法实现的。

时基发生器和方法的优选实施方案列于其它权利要求中。

因此，根据本发明，通过以下方式来提供具有略微不同频率的第一和第二时钟信号：

-以第一时钟频率提供第一时钟信号，

-将第一时钟频率除以第一整数以产生第一辅助信号，

-将第二时钟信号除以第二整数以产生第二辅助信号，