[发明专利]适用于化学机械抛光的浆料及方法

说明书

本申请是中国发明申请(发明名称：适用于化学机械抛光的浆料及方法，申请日：2007年5月10日；申请号：200710103256.5)的分案申请。 

相关申请的交叉引用 

本发明分别要求韩国专利申请第10-2006-0043128号(申请日为2006年5月12日)以及第10-2006-62212号(申请日为2006年7月3日)的优先权，该申请的内容在此全部引入作为参考。 

技术领域

本发明涉及半导体装置。更具体地，本发明涉及化学机械抛光浆料以及使用该浆料的化学机械抛光的方法。 

背景技术

半导体装置的高度集成化趋势，导致了引入化学机械抛光(CMP)以获得均匀平整的半导体装置。通过抛光溶液的化学反应，同时进行化学抛光，化学机械抛光获得了高程度平面化。抛光溶液是以浆料的形式来提供的。机械抛光是在半导体装置制造期间通过抛光浆料与抛光垫的作用获得的。 

化学机械抛光可应用于装置隔离膜的形成工艺中，例如浅沟槽隔离(Shallow Trench Isolation)(STI)技术中。化学机械抛光亦可以应用于凹陷插塞(landing plug)的节点隔离工艺，该凹陷插塞连接在半导体基板的源极与位线之间，或者漏极与储存节点(storage node)之间。 

图1以及图2说明常规半导体装置的平面化技术。图3-6说明当形成凹陷插塞时常规的节点隔离。 

参考图1与图2说明STI工艺。使用含有氮化硅膜的掩膜图案在半导体基板中形成沟槽。形成掩埋绝缘膜(buried insulating film)以包埋该沟槽。进行化学机械抛光并且除去该掩膜图案，将作用区域(active region)与半导体基板的装置隔离区域隔开。当使用氮化硅膜作为抛光的终点时，优选确保 化学机械抛光对于氧化硅膜比氮化硅膜具有较高的抛光选择性。 

凹陷插塞的节点隔离可参考图3-6予以说明。在半导体基板上形成栅极叠加体(gate stack)。形成层间介电膜用于包埋该栅极叠加体。选择性地除去该层间介电膜以形成介于栅极叠加体之间的凹陷插塞接触孔。形成导电材料用于掩埋该凹陷插塞接触孔。进行化学机械抛光以形成隔离的凹陷插塞。然后将栅极叠加体的硬掩膜作为抛光终点，优选确保该化学机械抛光对于导电材料层比硬掩膜层具有较高的抛光选择性。 

当进行化学机械抛光处理时，抛光速率可在区域和区域之间变化，或者可能无法获得高抛光选择性。因此，非均一性的抛光会产生许多的问题。例如，晶圆的中央区域比其边缘区域有着较高的除去速率，可造成残余的STI膜或者晶圆中央区域的导电材料层厚度较薄。因此，在晶圆的中央区域与边缘区域之间会产生 抛光量的差异。 

参见图5，非均一性的抛光可能会造成在晶圆边缘区域的凹陷插塞节点隔离的临界尺寸(Critical Dimension)降低。当使用含有高选择性浆料，例如氧化铈(CeO₂)浆料的抛光溶液时，这样的抛光非均一性会变得更差。 

当在半导体基板上或者在晶圆的中央区域上进行化学机械抛光处理时，在半导体基板10或者在晶圆的中央区域中形成的掩埋绝缘膜14(请参照图1)达到所希望的厚度。凹陷插塞48(请参照图4)提供节点隔离。然而，晶圆的边缘区域(请参照图2)在包含氮化物膜的掩膜图案12上不希望地保留有掩埋绝缘膜14’。当进行凹陷插塞的节点隔离处理时，该晶圆的边缘区域(请参照图4)无法进行抛光到达作为抛光终点的硬掩膜42。因此，导电材料层46仍保留在层间介电膜44之上，造成凹陷插塞的节点隔离失效。 

在除去掩膜图案12后，该STI工艺可能会失败，这是因为掩膜图案12因保留的掩埋绝缘膜14’无法被充分并顺利地除去。此外，在相应区域的掩埋绝缘膜14’的不同厚度，可能会导致在随后形成晶体管装置时产生缺陷。 

在凹陷插塞的隔离处理期间，在层间介电膜44上存在的导电材料层46会导致接触的不完全隔离，并因此形成电桥(bridges)(A)，如图6所示。 

为了克服这样的问题，过度抛光晶圆的中央区域。掩膜层图案不希望地经受过度腐蚀或去除，产生不牢固的点(weak point)。该硬掩膜还可经历过度的除去，而导致在自校准接触(self-aligned contact)时的缺陷。因此，由于半导体基板上不牢固的点(由晶圆中央区域过度抛光所造成)，该装置 的操作特性可能受到不良影响。 

发明内容