[发明专利]基于AXI总线的SDRAM控制器写数据快速响应方法

说明书

【技术领域】

本发明涉及SOC芯片的设计领域，特别涉及一种基于AXI总线的SDRAM控制器写数据快速响应方法。

【背景技术】

SDARM控制器是SOC芯片中的重要模块，主要负责SOC系统中动态数据的存储。AMBA3 AXI总线广泛应用于嵌入SOC芯片中，目前支持AMBA3 AXI总线的SDRAM控制器被广泛应用在SOC系统芯片。提高SDRAM总线的数据处理能力是设计SDRAM控制器一个重要指标。

目前的SDRAM控制器的结构，如图1所示，SDRAM包括AXI总线接口、数据缓存区、读写命令队列寄存器、仲裁器、命令/数据处理单元以及SDRAM协议控制器，其中AXI总线接口主要用来将AXI主设备上的读写命令转换成SDRAM控制器内部命令并提交给仲裁器仲裁，同时将数据写入数据缓存区，仲裁后的命令放到读写命令队列寄存器中等待处理。当命令/数据处理单元同时接收到仲裁后的写命令和要写入的数据后，将要写的数据写到SDRAM控制器的外部设备；等到数据处理完成后，AXI总线接口向AXI主设备发出传输完成的响应信号，如果是读数据命令，同时返回读数据给AXI主设备。为了提高SDRAM协议控制器的执行效率，目前的SDRAM控制器普遍支持写数据的缓存功能，并且写命令和读数据命令根据SDRAM的特性进行仲裁。

但是目前的SDRAM控制器在应用中，要是有多个AXI主设备同时频繁的向SDRAM控制器进行数据读写，其中多个AXI主设备中的一个主设备的写数据可能一直存放于数据缓存区中得不到及时处理，这样会让SDRAM协议控制器往片外的SDRAM外设写数据的时间变得很长，这样该AXI主设备在数据发出很长一段时间后才能收到响应信号，这样会一直处于等待状态，不做进一步的处理，影响了该AXI主设备的执行效率。例如：如图1中，以AXI主设备0为例，SDRAM控制器在处理AXI主设备0的写数据请求时通常的处理流程是：先开始WR0，然后WR1，最后WR2。WR0：AXI主设备0发出一个写请求，并且把写数据发送给SDRAM控制器；WR1：SDRAM控制器将写数据发送到片外的SDRAM外设中；WR2：当数据成功写到片外SDRAM后，AXI从设备接口向AXI主设备0回复OKAY(同意)响应，表示当前的写数据传输完成。此时，如果有多个AXI主设备同时频繁的向SDRAM控制器进行数据读写，某时间中AXI主设备0的写数据可能一直存放于缓存中得不到及时处理，这样会让WR1的时间变得很长，这样AXI主设备0在数据发出很长一段时间后才能收到响应信号，这样会一直处于等待状态，不做进一步的处理，影响了该AXI主设备的执行效率。

现有技术中提供了一种“同步动态存储器的访问控制方法及同步动态存储器控制器”，见公开号为：CN101021819，公开日为：2007.08.22的中国专利，其中同步动态存储器SDRAM的访问控制方法，其特征点是，包括：SDRAM控制器收到对SDRAM的访问命令后，判断自身缓存的访问命令中是否存在与收到的访问命令同行的操作，如果存在，则将收到的访问命令插入同行的缓存访问命令之后，优先执行同行访问命令；否则，按照正常调度流程将收到的访问命令插入调度队列中。其中同步动态存储器SDRAM控制器，其特征点是，包括：片内总线协议接口、主控制单元、以及与SDRAM各区一一对应的区控制单元，其中，主控制单元，用于将收到的来自片内总线协议接口的访问命令广播给各个区控制单元，并用于接收来自区控制单元的区操作申请，将访问权限优先授予存在同行操作的区所对应的区控制单元；区控制单元，用于将收到的属于本区的的访问命令插入调度队列中，并向主控制单元发送区操作申请，在获得访问权限后对相应的区进行访问。该发明根据SDRAM的特点提出一种仲裁和调度算法，其调度算法中是将SDRAM同行命令进行一起处理和多区处理等；该发明并不能实现SDRAM控制器写数据的快速响应。

【发明内容】

本发明要解决的技术问题，在于提供基于AXI总线的SDRAM控制器写数据快速响应方法。

本发明是这样实现的：一种基于AXI总线的SDRAM控制器写数据快速响应方法，所述SDRAM控制器包括AXI从设备接口、数据缓存区、读写命令队列寄存器、仲裁器、命令/数据处理单元以及SDRAM协议控制器；所述SDRAM控制器还包括地址过滤模块；