[发明专利]功率MOS接触孔的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其是一种先进的接触孔的制造方法，该制造方法用于功率MOS器件，且接触孔为圆孔。

背景技术

功率MOS器件的制造过程中，在完成了功率MOS之后，将进行接触孔的制造。接触孔的制造过程大致是：首先在衬底上沉积介质层，所述介质层通常为低介电常数的二氧化硅；其次，在介质层上形成图案化的光阻，以图案化的光阻为掩模刻蚀介质层，在介质层中形成通孔；然后，通过通孔向衬底中进行高剂量离子掺杂，去除剩余的光阻；接着，通过加热并退火，激活掺杂离子并且修复刻蚀带来的介质层损伤；最后，在通孔中进行导电材料的填充，形成接触孔。

在上述制造过程中，退火工艺之后，通孔往往会变形形成香槟杯状，即孔的顶部形成凹缩。尤其当接触孔为圆孔时，通孔的变形将十分严重，参见图1中圆圈部分，退火工艺之后，介质层中通孔变形情况实例；而对于长条形的接触孔而言，则不存在该凹缩问题。对于该种结构的通孔，后续导电材料的填充十分困难，容易形成空洞、影响导电性能。

现有工艺中，通常可以通过两种方法改善上述通孔变形。其一是采用原位刻蚀(in-suit etch)工艺，去除侧壁部分的光阻，类似于后拉(pull back)工艺，采用该方法虽然可以消除通孔的顶部凹缩，但是它也导致通孔的尺寸被扩大，对接触孔尺寸的缩小不利。其二是在刻蚀以及去除剩余光阻之后，采用湿法刻蚀工艺重定义通孔形状，但它也具有副作用，会降低介质层的厚度，而介质层厚度降低之后，将使得后续对导电材料化学机械研磨时，必须考虑降低过刻蚀的厚度，同时，介质层厚度降低使得器件的良率也受到影响。

发明内容

本发明的目的是消除圆孔形状的接触孔制造过程中的通孔顶部凹缩情况。

本发明所采用的技术方案是：一种功率MOS接触孔的制造方法，所述接触孔为圆孔，该方法包括如下步骤：S1，准备半导体衬底，所述半导体衬底上已经形成功率MOS；S2，在所述半导体衬底上沉积介质层；S3，在介质层上沉积硬掩模层；S4，对所述硬掩模层进行图案化，以图案化的硬掩膜层为掩模刻蚀介质层，在介质层中形成通孔，并以图案化的硬掩膜层为掩模对半导体衬底进行离子注入；S5，对上述半导体衬底进行退火工艺；S6，在通孔内进行导电材料的填充，形成接触孔。

本发明通过以硬掩膜层为掩模，对介质层进行刻蚀，能够得到平直的通孔侧壁，消除通孔顶部凹缩现象；并且，硬掩膜层与介质层的刻蚀选择比大，对通孔的顶部形成保护，能够确保通孔的尺寸不被放大，不影响工艺窗口，当然，也不会对介质层的厚度造成影响，能够确保产品良率。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1是现有技术中，退火工艺之后，介质层中通孔变形情况实例；

图2是本发明提出的一种接触孔的制造方法流程图；

图3a～3g为接触孔的制造方法示意图。

具体实施方式

参见图2，本发明提出的一种功率MOS接触孔的制造方法，所述接触孔为圆孔，该方法包括如下步骤：

S1，准备半导体衬底，所述半导体衬底上已经形成功率MOS；

S2，在所述半导体衬底上沉积介质层；

S3，在介质层上沉积硬掩模层；

S4，对所述硬掩模层进行图案化，以图案化的硬掩膜层为掩模刻蚀介质层，在介质层中形成通孔，并以图案化的硬掩膜层为掩模对半导体衬底进行离子注入；

S5，对上述半导体衬底进行退火工艺；

S6，在通孔内进行导电材料的填充，形成接触孔。

以下通过示意图对上述制造方法进行详细描述。

S1，准备半导体衬底，所述半导体衬底上已经形成功率MOS；

参见图3a，准备已经形成功率MOS的半导体衬底1，所述半导体衬底1包括外延层11，形成在外延层11之上的反型衬底层13。所述功率MOS包括形成在反型衬底层13中的沟道形状的栅极、包围在栅极外侧的栅氧化层，包围在栅氧化层外侧且位于反型衬底层13顶部的源极，位于所述反型衬底层13底部并贴近外延层11的漏极12，所述栅极的底部被漏极12包围。通常而言，功率MOS大多以阵列的形式出现，图中仅显示了一个阵列中的三个功率MOS器件。

S2，在所述半导体衬底上沉积介质层；