[发明专利]用于快速开关的带有可控注入效率的二极管结构

说明书

技术领域

本发明主要是关于半导体功率器件的结构和制备方法。更确切的说，本发明是关于带有低注入效率的高压PiN(P-型/本征/N-型)二极管的器件结构和制备方法，以便提高开关速度。

背景技术

由于当载流子注入到通常设置在较重掺杂的N-型和P-型层之间的本征(或轻掺杂)半导体层时，用于控制阳极和阴极电荷注入的量的选择有限，传统结构形成的PiN(P-type/intrinsic/N-type)二极管仍然受到高调制的局限。这些困难使二极管器件具有缓慢的开关速度。此外，对电荷的控制有限，也使反向电流和恢复时间很大，导致更高的功率耗散以及很低的工作效率。

降低调制的常用方法是，采用载流子寿命控制技术，例如电子辐照(ER)或金和铂扩散，形成深能级复合位置。但是，这些技术需要额外的处理步骤，不仅增加了成本，还会在很高的阴极偏压下使漏电增大。此外，寿命随温度的变化，对于寿命可控器件来说，显著削弱了在高温下的二极管反向恢复。

图1A表示传统PiN二极管(例如作为金属氧化物半导体场效应晶体管(MOSFET)的体二极管)的剖面图。PiN二极管含有一个N缓冲区3，用于软恢复承载在底面附近的重掺杂N+底部衬底层4上。轻掺杂的N-型(或本征)层2(例如外延层)形成在N缓冲层3上方，用于闭锁电压，顶端P层1形成(例如与P-本体区一起，在MOSFET晶片的其他位置上)在N-外延层2的上方。轻掺杂N-型层2为PiN二极管的“本征”部分。作为示例，顶端P-型层1的掺杂浓度约为1E17/cm³，厚度约为2μm，N-型外延层2的掺杂浓度约为1E14/cm³，厚度约为40μm，N-型缓冲层3的掺杂浓度约为1E15/cm³，厚度约为10μm，N-型底部衬底层4的掺杂浓度约为1E19/cm³，厚度约为100μm。

该高压PiN二极管有高调制引起高开关损耗以及低开关速度的问题。高调制意味着高载流子注入以及高积累电荷。大量的载流子(例如P型电荷)从顶端P层1注入到N-型外延层2内，在N-型外延层2中变成积累电荷。也有电荷载流子从重掺杂的N型衬底4，注入到N型缓冲区3和轻掺杂的N型层2。这虽然可以改善二极管的正向导电性，但却由于当二极管断开时，需要从轻掺杂层2除去那些积累电荷，因此会导致高开关损耗以及低开关速度。

如图1B所示，为了克服PiN二极管在高频应用时的高调制和慢开关，要降低顶端P表面掺杂浓度。图1B与图1A相比，除了图1B中的PiN二极管中的顶端P层1’具有更小的掺杂浓度(例如1E16/cm³与图1A中的顶端P层1的1E17/cm³掺杂浓度相比)之外，其他的层结构与图1A相同。然而，顶端P掺杂浓度的下降受到穿通约束的局限。需要存在足够的P电荷，将电场降至零，否则器件将穿通，并且严重漏电。由于考虑到穿通设计，可用的最低的表面P电荷约为Qp＝2E12/cm²。图1C表示改善器件性能的另一个步骤，通过背部研磨掉底部的N+衬底4，减少从底部注入的N电荷，然后进行背部重掺杂N-型植入并退火，形成很薄的重掺杂N型背部区5，以便与二极管的背部构成良好的欧姆接触。由于欧姆接触的限制，N型背部区5中的N电荷载流子减少的下限约为Qn＝5E12/cm²。因此，尽管有这些工艺，但是在改善器件的开关速度方面仍然有许多局限。

基于上述原因，仍然需要改善PiN二极管的结构和制备方法，改进电荷注入和软操作的控制，以解决上述技术局限和难题。

发明内容

因此，本发明的一个方面在于，提出了一种PiN二极管的新型和改良的器件结构，通过一个附加的缓冲区，降低注入效率，从而减少漂流区中的少子电荷，使它的结构适合实现软开关。另外，该器件需要很少的或者不需要传统的寿命控制技术，这使得它的性能在高温下也很稳定。

具体地说，本发明的一个方面在于，提出了一种制备PiN二极管的改良的器件结构，通过改善对顶端注入效率的控制，进一步改善载流子结构以及正向传导电压降Vf。本发明提出了PiN二极管不同的顶端结构，包括沟槽栅极的结构，以减小顶端注入区域以及附加的缓冲区，从而改善击穿电压控制。

本发明的另一个方面在于，提出了一种制备PiN二极管的改良的器件结构，通过背部研磨并退火带图案的掺杂层，用于背部电荷注入控制。此外，可以制备到沟槽栅极之间的顶端本体区的肖特基接头，以便通过降低正向偏置电压降Vf，提高器件的性能。