[发明专利]串行通信电路、半导体设备以及串行通信控制方法

说明书

技术领域

本发明涉及高速串行通信电路、半导体设备和串行通信控制方法，并且例如，本发明涉及在串行通信电路和安装有串行通信电路的半导体设备中设置传输速度。

背景技术

近年来，具有高速串行接口的半导体设备正在增加。在具有基于作为高速串行接口中的一种的串行ATA(Advanced Technology Attachment：高级技术附件)标准的接口的半导体设备中，随着需要大量的通信数据用于传输高质量和高分辨率的视频数据，传输速度需要进一步增加。因此，如非专利文献1所示，在串行ATA标准中已推进传输速度的增加，如代1(第一代或Gen1)中为1.5Gbps、在代2(第二代或Gen2)中为3.0Gbps并且在代3(第三代或Gen3)中为6.0Gbps。

这样，在串行ATA标准中，已通过修订该标准来添加高传输速度的标准。因此，存在多个连接速度模式，并且连接速度模式中的一个必须在主机单元和连接主机单元的设备单元之间确定。即，有必要在通信开始前确定用于数据传输和接收的连接模式。例如，当通过串行ATA接口连接诸如个人计算机的主机单元和诸如硬盘驱动器(HDD)的设备单元时，如果没有确定传输速度，则不可能进行通信。在该两个单元之间用于数据传输和接收的传输速度在通信开始时通过称为速度协商的过程来确定。

并且，期望传输速度在将来的新一代中继续增加。由于主机单元和设备单元之间的代差(generation difference)变大，增加了速度协商的次数。

在专利文献1(JP 2008-236178A)中公开了以这种方式确定传输速度的串行数据接收电路。这种串行数据接收电路通过确定由周期脉冲生成部件生成的两个脉冲之间的信号改变点的数目是否在预定的数目内来确定信号的传输速度。

图1是示出主机单元的串行ATA接口中在通信开始时的初始化操作的状态转移图。然而，在与本发明相关的非专利文献1中仅示出状态HP1和状态HP7-HP11。虽然没有示出，但是在通信开始时首先执行OOB序列，并且当主机单元从设备单元接收COMWAKE时，状态转移到状态HP7。在状态HP7中，主机单元等待从设备单元发射的COMWAKE结束。当设备单元停止COMWAKE的传输时，状态转移至状态HP8以便开始速度协商。

在状态HP8中，主机单元以最大速度接收从设备单元发射的ALIGN原语，同时以最小速度(1.5Gbps)向设备单元发射D10.2码，并且确定从设备单元发射的数据的传输速度。当速度彼此吻合使得可以检测ALIGN原语时，主机单元转移到状态HP9以设置传输速度，并随后转移到状态HP10。主机单元以与设备单元所使用的传输速度相同的传输速度向设备单元应答ALIGN原语，并完成速度协商。此外，当从设备单元发射除ALIGN以外的原语并且主机单元接收该原语时，主机单元转移至状态HP11并完成连接建立。

另一方面，当由于主机单元的接收速度比设备单元的传输速度快，因而主机单元在状态HP8中的最长时段873.8μs期间不能检测到ALIGN原语时，主机单元将接收速度降低为1代并返回到状态HP1以从头开始执行初始化操作。

主机单元执行OOB序列，并且重复执行直到能够检测到ALIGN原语。

这样，主机单元重复连接尝试直到能够建立连接，同时其将操作速度模式从最新代改变至最旧代，并等待超时。因此，即使主机单元比所连接的设备的代更新，也不能立即检测到连接速度模式。因此，有时直到连接建立需要花费很长时间。

引用列表：

[专利文献1]：JP 2008-236178A

[非专利文献1]：“Information Technology-AT Attachment with Packet Interface-7Volume 3-Serial Transport Protocols and Physical Interconnect(ATA/ATAPI-7V3)(信息技术-带数据包接口的AT连接-7第3卷-连续传输协议和物理互联(ATA/ATAPI-7V3)”(修订4b，2004年4月21日)

发明内容

本发明提供了一种用于减少确定传输速度的时间的技术。