[发明专利]输出电路、包括输出电路的系统以及控制输出电路的方法

权利要求书

1.一种输出电路，包括；

第一晶体管，耦接至外部端子并包括接收第一驱动信号的栅极端，其中所述第一晶体管根据所述第一驱动信号驱动所述外部端子处的电位；

第一电容，包括耦接至所述第一晶体管的栅极端的第一端以及耦接至所述外部端子的第二端；以及

电路部分，耦接至所述第一晶体管，其中当所述第一晶体管的栅极端处于浮置状态时，所述电路部分将所述第一晶体管维持在解除激活状态。

2.根据权利要求1所述的输出电路，其中所述电路部分包括下拉电路，所述下拉电路根据所述外部端子的电位电平下拉所述第一晶体管的栅极端的电位。

3.根据权利要求2所述的输出电路，其中所述下拉电路包括：

第二晶体管，包括耦接至所述第一晶体管的栅极端的漏极端、耦接至基准电位的源极端，以及一栅极端；以及

第二电容，包括耦接至所述外部端子的第一端以及耦接至所述第二晶体管的栅极端的第二端。

4.根据权利要求3所述的输出电路，其中所述下拉电路还包括第三晶体管，所述第三晶体管包括供应有驱动电压的栅极端，并且所述第三晶体管耦接于所述第二晶体管的栅极端与所述基准电位之间。

5.根据权利要求1所述的输出电路，其中所述电路部分包括：

第二晶体管，包括栅极端，所述栅极端接收包含与所述第一驱动信号类似的逻辑变化的第二驱动信号，其中所述第二晶体管与所述第一晶体管串联耦接于所述外部端子与基准电位之间；以及

第二电容，包括耦接至所述第二晶体管的栅极端的第一端以及耦接至所述基准电位的第二端，

所述输出电路还包括；

第一门电路，生成所述第一驱动信号；以及

第二门电路，生成所述第二驱动信号。

6.根据权利要求5所述的输出电路，其中所述第一门电路是第一反相电路，以及所述第二门电路是第二反相电路，

所述输出电路还包括第三反相电路，该第三反相电路接收从所述第二反相电路输出的所述第二驱动信号，

其中所述第一反相电路基于从所述第三反相电路输出的输出信号生成所述第一驱动信号。

7.一种系统，包括；

多个器件，通过耦接至外部端子的传输路径彼此通信，所述多个器件中的每一个均包括输出电路，所述输出电路包括；

第一晶体管，耦接至外部端子并包括接收第一驱动信号的栅极端，其中所述第一晶体管根据所述第一驱动信号驱动所述外部端子处的电位；

第一电容，包括耦接至所述第一晶体管的栅极端的第一端以及耦接至所述外部端子的第二端；以及

电路部分，耦接至所述第一晶体管，其中当所述第一晶体管的栅极端处于浮置状态时，所述电路部分将所述第一晶体管维持在解除激活状态。

8.根据权利要求7所述的系统，其中所述电路部分包括下拉电路，所述下拉电路根据所述外部端子的电位电平下拉所述第一晶体管的栅极端的电位。

9.根据权利要求7所述的系统，其中所述电路部分包括：第二晶体管，包括栅极端，所述栅极端接收包含与所述第一驱动信号类似的逻辑变化的第二驱动信号，所述第二晶体管与所述第一晶体管串联耦接于所述外部端子与基准电位之间；以及

第二电容，包括耦接至所述第二晶体管的栅极端的第一端以及耦接至所述基准电位的第二端，以及

所述输出电路还包括；

第一门电路，生成所述第一驱动信号，以及

第二门电路，生成所述第二驱动信号。

10.一种控制输出电路的方法，所述输出电路包括第一晶体管、第一电容以及第二晶体管，所述第一晶体管耦接至外部端子并包括接收第一驱动信号的栅极端，所述第一电容包括耦接至所述第一晶体管的栅极端的第一端以及耦接至所述外部端子的第二端，所述第二晶体管耦接至所述第一晶体管，所述方法包括：

利用所述第一驱动信号驱动所述第一晶体管；以及

当所述第一晶体管的栅极端处于浮置状态时，通过所述第二晶体管将所述第一晶体管维持在解除激活状态。

11.根据权利要求10所述的方法，其中，

所述驱动第一晶体管包括通过所述第一驱动信号激活所述第一晶体管，以下拉所述外部端子处的电位；以及

所述将第一晶体管维持在解除激活状态包括根据所述外部端子的电位电平激活所述第二晶体管，以下拉所述第一晶体管的栅极端的电位。

12.根据权利要求10所述的方法，其中所述第一晶体管和所述第二晶体管串联耦接于所述外部端子与基准电位之间，所述输出电路还包括第二电容，所述第二电容包括耦接至所述第二晶体管的栅极端的第一端以及耦接至所述基准电位的第二端，

所述方法还包括通过包含与所述第一驱动信号类似的逻辑变化的第二驱动信号来驱动所述第二晶体管。