[发明专利]输出电路、包括输出电路的系统以及控制输出电路的方法

权利要求书

1.一种输出电路，包括：

第一晶体管，耦接至外部端子并包括接收第一驱动信号的栅极端子，其中所述第一晶体管根据所述第一驱动信号驱动所述外部端子处的电位；

电容，包括第一端和第二端，所述第一端耦接至所述第一晶体管的栅极端子；以及

箝位电路，将所述电容的第二端箝位至与所述第一晶体管的运行对应的电位。

2.根据权利要求1所述的输出电路，其中所述箝位电路包括：

第二晶体管，耦接至所述电容的第二端并包括接收所述第一驱动信号的栅极端子，该第二晶体管具有与所述第一晶体管相同的导电类型；以及

电阻，上拉耦接所述第二晶体管和所述电容的耦接节点处的电位。

3.根据权利要求2所述的输出电路，其中所述箝位电路还包括与所述电阻串联耦接的第三晶体管，该第三晶体管具有不同于所述第一晶体管的导电类型，

其中所述第三晶体管由第二驱动信号来驱动，该第二驱动信号与驱动所述第二晶体管的所述第一驱动信号相位一致。

4.根据权利要求1所述的输出电路，其中所述第一晶体管包括不是耦接至所述电容而是耦接至所述外部端子的漏极端子。

5.根据权利要求1所述的输出电路，其中所述第一晶体管为N沟道MOS晶体管。

6.根据权利要求2所述的输出电路，其中：

所述第二晶体管包括不是耦接至所述外部端子而是耦接至所述电容第二端的漏极端子；以及

所述第二晶体管的栅极端子耦接至所述电容的第一端。

7.根据权利要求2所述的输出电路，其中所述第一晶体管和所述第二晶体管为N沟道MOS晶体管。

8.根据权利要求1所述的输出电路，还包括：

驱动电路，产生驱动所述第一晶体管和所述箝位电路的所述第一驱动信号；以及

当所述第一晶体管被所述第一驱动信号激活时，所述箝位电路响应于所述第一驱动信号而将所述电容的第二端下拉至低电位电平。

9.根据权利要求1所述的输出电路，其中所述箝位电路和所述电容用作输出波形斜率控制电路，其中所述箝位电路基于所述第一驱动信号与所述电容共同控制所述第一晶体管栅极端子处的电位，以调节输出到所述外部端子的输出信号的斜率。

10.根据权利要求1所述的输出电路，其中：

所述第一晶体管包括接收低电位电压的源极端子和耦接至所述外部端子的漏极端子；以及

所述箝位电路包括：

第二晶体管，包括耦接至所述电容第一端的栅极端子、被施加了低电位电压的源极端子以及耦接至所述电容第二端的漏极端子；以及

电阻，包括耦接至所述第二晶体管漏极端子的第一端以及被施加了高电位电压的第二端。

11.一种系统，包括：

多个器件，通过耦接至外部端子的传输路径彼此通信，所述多个器件中的每一个均包括输出电路，所述输出电路包括：

晶体管，耦接至所述外部端子并包括接收第一驱动信号的栅极端子，其中所述晶体管根据所述第一驱动信号驱动所述外部端子处的电位；

电容，包括第一端和第二端，所述第一端耦接至所述晶体管的栅极端子；以及

箝位电路，将所述电容的第二端箝位至与所述晶体管的运行对应的电位。

12.一种控制输出电路的方法，该输出电路包括晶体管和电容，所述晶体管耦接至外部端子并包括接收第一驱动信号的栅极端子，所述电容包括耦接至所述晶体管栅极端子的第一端并包括第二端，该方法包括：

根据所述第一驱动信号由所述晶体管驱动所述外部端子处的电位；以及

将所述电容的第二端箝位至与所述晶体管的运行对应的电位。