[发明专利]多值存储电路的读取电路及读取方法

说明书

技术领域

本发明涉及存储器电路技术领域，尤其涉及一种多值存储电路的读取电路及读取方法。

背景技术

多值概念的引入在很大程度上提高了存储器的存储密度，但导致阈值电压分布窗口变窄，使得多值电路的读取变得相对困难。目前多值电路的读取主要有并行读取、串行读取及阶梯状栅压读取等几种读取方式。

以2b/c为例，存储单元包含4种存储状态，如图1所示，分别定义为“11”、“10”、“01”、“00”状态，其阈值依次增加。每相邻2个状态之间设置一个参考单元，阈值分别定义为R1、R2、R3，其对应的电流分别为I_REF1、I_REF2、I_REF3。读取的过程即为选中单元与参考单元的电流大小比较的过程。如果选中单元的电流大于I_REF1，单元处于“11”状态；如果选中单元的电流介于I_REF1和I_REF2之间，单元处于“10”状态；如果选中单元的电流介于I_REF2和I_REF3之间，单元处于“01”状态；如果选中单元的电流小于I_REF3，单元处于“00”状态。具体实施电路中，先用一个I-V转换电路将I_MAT与I_REF分别转化为电压MAT和REF，后送入灵敏放大器进行放大，得到输出高电平或者低电平，如图2所示。

并行读取电路是将选中单元分别与参考单元R1、R2、R3进行比较，并经灵敏放大器得到3路放大后的结果，再将此3路结果作为输入经过一个3-2译码器得到2位输出。如图3所示。并行读取电路结构的缺点是当灵敏放大器1工作时，其输入端栅漏电容会影响MAT信号，进而影响灵敏放大器2、3的工作情况；由于灵敏放大器的个数比较多，其面积大、读容限小。

串行读取电路是先将选中单元与R2进行比较，得到MSB(最高有效位)，根据MSB的值决定下一步应该选取的参考值，即如果单元电流大于I_REF2，灵敏放大器的输出为高电平时，下一步选中R1参考支路，否则选取R3参考支路进行比较。根据MSB确定的参考支路比较结果得到LSB(最低有效位)。如图4所示。但这种串行读取电路受电路时序影响，顺序输出MSB和LSB位，其电路设计较为复杂，读取速度慢。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：提供一种多值存储电路的读取电路及读取方法，与现有的并行读取电路相比，其面积小、读容限大的优点，与现有的串行电路相比，其结构简单、速度快、功耗低。

(二)技术方案

为解决上述问题，本发明提供了一种多值存储电路的读取电路，包括：第一灵敏放大器、第二灵敏放大器、第三灵敏放大器、n型MOS晶体管和p型MOS晶体管；所述第一灵敏放大器分别接收选中单元和第一参考单元的信号，第二灵敏放大器分别接收选中单元和第二参考单元的信号，第三灵敏放大器分别接收选中单元和第三参考单元的信号，所述第二灵敏放大器的输出端输出MSB信号，所述n型MOS晶体管和p型MOS晶体管的栅极接收MSB信号，所述第一灵敏放大器的输出端连接n型MOS晶体管的源极，所述第三灵敏放大器的输出端连接p型MOS晶体管的源极，所述n型MOS晶体管和p型MOS晶体管的漏极并联输出LSB信号。

其中，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器均包括：p型MOS晶体管PM、PM1、PM2、PM3、PM4，和n型MOS晶体管NM、NM1、NM2，其中，PM1、PM2的源极分别接收选中单元和参考单元的信号，PM1的漏极连接PM2、NM1的源极和PM3、NM2的栅极，PM2的漏极连接PM3、NM2的源极和PM2、NM1的栅极，PM2、PM3的漏极并联连接PM的源极，NM1、NM2的漏极并联连接NM的源极，NM的漏极输出放大信号，PM的漏极接工作电压，PM、PM1、PM2和NM的栅极接收使能信号。

一种利用前述电路进行多值读取的方法，包括以下步骤：

A：选中单元的信号分别与第一参考单元、第二参考单元和第三参考单元的信号进行比较；

B：选中单元与第一参考单元、第三参考单元的比较结果分别经第一灵敏放大器、第三灵敏放大器得到两路信号；

C：选中单元与第二参考单元的比较结果经第二灵敏放大器得到MSB信号；

D：若MSB为高电平，则将选中单元与第一参考单元比较结果输出作为LSB信号；否则，将选中单元与第三参考单元比较结果输出作为LSB信号。