[发明专利]一种消息式内存访问装置及其访问方法

权利要求书

1.一种消息式内存访问装置，其特征在于，包括：

消息式命令总线，用于传输CPU生成的消息式访存指令，指示内存系统完成相应操作；

消息式内存控制器，用于将CPU的请求包装成消息包发送给存储模块，并解析存储模块返回的消息包将数据返给CPU；

消息通道，用于请求和应答消息包传送的通路；

存储模块，含有缓冲调度器，用于接收消息式内存控制器的请求包，完成相应的请求。

2.如权利要求1所述的消息式内存访问装置，其特征在于，所述消息式命令总线还用于指定请求的访存长度，访存长度可大于或小于寄存器的长度；

请求的数据可返回至cache，或返回至CPU可寻址缓冲区，或不经cache返回至寄存器或寄存器组；

请求可附带数据访问优先级信息，用于指导消息式内存控制器和缓冲调度器中访存命令的调度，为内存系统提供调度依据。

3.如权利要求1所述的消息式内存访问装置，其特征在于，所述消息式内存控制器还包括：

访存请求接口，用于CPU与消息式内存控制器进行请求交互的接口。

读写请求分配器，用于根据读写请求保留站的状态，控制能否将从访存请求接口接收到的访存请求插入到读请求状态表或是写请求状态表中，如果接收到的请求是写请求，则需要将写入到内存的数据暂存在写数据缓冲区中。

写数据缓冲区，用于暂存写请求的数据。

读数据缓冲区，用于暂存读请求的数据。

读写请求保留站，由读请求状态表和写请求状态表两部分组成，用于请求状态表为每个新接收的请求分配一个表项，在请求被缓冲调度器响应或是消息式内存控制器将请求响应给CPU时，请求状态表中对应的表项需要被更新或删除。

4.如权利要求3所述的消息式内存访问装置，其特征在于，所述消息式内存控制器还包括：

请求生成与调度器，用于一方面根据请求状态表中请求的属性如请求长度和定时时延等生成多个小的请求；另一方面用于调度，从读请求状态表和写请求状态表中未完成的请求中选择下一时刻需要处理的请求。被选择的请求发送给消息打包器；

消息打包器，用于将一个或多个请求封装成消息通道上的消息包格式，并通过消息通道接口发送给缓冲调度器；

消息解包器，用于从消息包中抽取出一个或多个请求，以及解析每个请求对应的数据内容；

请求状态更新单元，用于根据消息解包器解析出来的请求及其数据，更新请求在读写请求保留站中的状态表，以及将数据暂存到读数据缓冲区；

请求响应控制器，用于向CPU发送请求的响应；

控制器配置接口，用于配置消息式内存控制器的参数，或是指定请求的属性，对某个请求或访存地址的配置，会将相应的值更新到读写请求状态表的属性中；

消息通道接口，用于与缓冲调度器互相传递消息包，针对消息通道的不同物理实现，消息通道接口也有对应的接口类型。

5.如权利要求3所述的消息式内存访问装置，其特征在于，所述读写请求保留站中读请求状态表的条目号对应请求在请求状态表中的序号，消息式内存控制器和缓冲调度器的消息包中采用这个条目号来唯一指定被处理的请求，请求地址是待访问内存的首地址，定时时延指定了该请求需要返回给CPU的时间，通过控制器配置接口来设置的，返回粒度由消息式内存控制器每次返回给CPU的数据长度组成，数据状态是标识出已经从存储模块获取请求需要的数据，并标识出空数据，数据位置是标识已获取的请求数据存放在读数据缓冲区中的位置。

6.如权利要求4所述的消息式内存访问装置，其特征在于，所述请求响应控制器还用于查询读写请求保留站中请求的状态，当CPU发送过来的请求被缓冲调度器和存储模块处理完成后，请求响应控制器向CPU发送请求的响应，如果是读请求被完成，则同时需要发送读数据缓冲区中请求对应的数据。

7.如权利要求1所述的消息式内存访问装置，其特征在于，所述消息式内存控制器，与存储模块之间的交互是基于消息包完成的，还用于每个消息包包括一个或多个访存请求或应答的信息；消息包中的请求没有同步时序的限制，有请求返回的最大时延信息；

消息式内存控制器配置接口单元提供了消息式内存控制器特有的命令地址空间，允许对控制器的属性进行配置，允许设置访存请求的属性，可以发出相应的访存命令。