[发明专利]一种处理器芯片仿真器

说明书

技术领域

本发明涉及一种处理器芯片仿真器。

背景技术

处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是处理器芯片仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品处理器芯片的工作行为，在功能和性能上均十分接近产品处理器芯片，仿真芯片与仿真器主机配合实现用户程序的仿真运行和各项调试功能。

仿真芯片中除了包含产品处理器芯片的处理器核、功能模块，以及所有寄存器、接口外，为了配合仿真器主机实现仿真调试功能还需要额外增加部分用于实现各项仿真调试功能的寄存器。例如实现断点地址比较的特殊功能寄存器等，以及为了实现与仿真器主机进行交互而增加的通信接口，及相应的通过这个接口接收/发送数据的功能模块。仿真器在工作时分为运行模式和监控模式。在运行模式下完全模拟实际处理器芯片全速执行用户程序的状态，此时，仿真芯片内为实现调试功能而增加的寄存器，以及仿真芯片与仿真器主机间的通信接口对用户程序而言都是不可见，也无法通过程序操作到。在停止执行用户程序，需要观察、修改寄存器值时，仿真器从运行模式进入监控模式，仿真器主机通过与仿真芯片之间的通信接口可以访问到仿真芯片内的所有寄存器，此时，仿真器主机也可以对仿真芯片内用于实现各项仿真调试功能的寄存器进行写入和读出的操作。从上述描述可以看到，现有处理器芯片仿真器中，仿真芯片需要有一个额外的实现与仿真器主机通信的接口，以及通过这个接口接收/发送数据的额外功能模块。

发明内容

本发明要解决的技术问题提供一种处理器芯片仿真器，能简化仿真芯片接口，降低设计复杂度。

为解决上述技术问题，本发明的处理器芯片仿真器，包括：仿真芯片，存储器，管理模块和监控模块；所述仿真芯片内包含产品处理器芯片处理器核、功能模块、所有寄存器和接口，以及用于实现仿真调试功能额外增加的寄存器；

所述管理模块通过第一标准数据/地址总线与仿真芯片连接；所述管理模块通过第二标准数据/地址总线与存储器连接；所述管理模块通过第三标准数据/地址总线与监控模块连接；

所述仿真芯片在运行模式和监控模式下，都能读写除所述用于实现仿真调试功能额外增加的寄存器以外的其所具有的所有寄存器，只有在监控模式下，仿真芯片才能读写所述用于实现仿真调试功能额外增加的多个寄存器；

所述用于实现仿真调试功能额外增加的寄存器的地址与产品处理器芯片寄存器地址不重叠，在监控模式下，仿真芯片通过执行与访问产品处理器芯片寄存器相同，但目标寄存器地址不同的程序语句来访问所述用于实现仿真调试功能额外增加的寄存器。

所述存储器包含用户程序区和用户数据区，分别用于存储用户程序和用户数据。

所述监控模块包含监控程序区和监控数据区，分别用于存储监控程序和监控数据。

所述管理模块，用于管理控制所述仿真器的工作；在运行模式下，管理模块内与仿真芯片连接的第一标准数据/地址总线直接和管理模块与存储器连接的第二标准数据/地址总线对接；在监控模式下，管理模块内与仿真芯片连接的第一标准数据/地址总线直接和管理模块与监控模块连接的第三标准数据/地址总线对接。

采用本发明的处理器芯片仿真器，仿真芯片中不再需要额外的实现与仿真器主机通信的接口(为具有较高通信效率，通常该接口为自定义的并口，至少需要10根以上信号线)，及仿真芯片内相应的通过这个接口接收/发送数据的功能模块，仿真器仍能在监控模式下写入和读出仿真芯片内的所有产品处理器芯片具有的寄存器，并仍可以对仿真芯片内用于实现各项仿真调试功能额外增加的寄存器进行写入和读出的操作。所需接口信号线的减少简化了仿真芯片的对外接口设计，仿真芯片内监控模式下专用接收/发送数据功能模块的裁剪，降低了仿真芯片设计复杂度。亦有助于提高仿真芯片和仿真器系统的稳定性。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

附图是所述处理器芯片仿真器一实施例结构示意图。

具体实施方式

在现有仿真器结构中，存储器通常都是放在仿真器主机中，而不在仿真芯片中，即存储器相对于仿真芯片都是外挂的。存储器内有用户程序区(CODE)和用户数据区(DATA)。仿真芯片从存储器的用户程序区取程序语句执行，对存储器的用户数据区可以写入或读取数据。仿真芯片与仿真器主机上的存储器芯片通过标准数据/地址总线连接，仿真芯片在执行用户程序时，通过所述数据/地址总线读取存储器中用户程序区的用户程序，读取或写入存储器中用户数据区的用户数据。