[发明专利]一种用于制造半导体器件的方法

说明书

技术领域

本说明书涉及用于制造半导体器件、尤其是具有减小的米勒电容的沟槽栅极场效应半导体器件的方法的实施例。

背景技术

诸如计算机技术、移动通信技术、转换电学能量和驱动电马达或电机器之类的汽车、消费和工业应用中的现代器件的很多功能依赖于场效应半导体晶体管。

为了改善晶体管开关速度和/或减少损耗，除了缩小晶体管尺寸的进一步进展之外，正在进行的发展是减小寄生器件电容，诸如与场效应晶体管的栅电极和漏极区域之间栅极－漏极电荷Qgd相关的米勒电容。栅极-漏极电荷Qgd与交叠面积成比例且反比于沿着栅电极的栅极电介质的厚度。

已经提出尤其针对具有布置在沟槽中的绝缘栅电极的沟槽栅极场效应晶体管减小Qgd的若干方法。这些方法包括减小沟槽宽度、沿着沟槽底部使用较厚电介质、沿着沟槽平坦底部部分消除部分栅极、使得n沟道场效应晶体管的p型阱区域延伸得比栅极沟槽稍深以及直接在n沟道场效应晶体管的栅极沟槽下面布置附加p型区域。这些技术中的每一个具有其自己的优点和缺点。一些需要较复杂的工艺技术，而另一些在不对其他器件特性造成不利影响的条件下在减小Qgd方面并不如此有效。再者，经常需要最小化与变化的工序条件相关的Qgd变化，例如用于改善可靠性和/或最小化功率半导体器件的不同栅电极的米勒电容变化。

发明内容

根据一个实施例，提供一种用于形成半导体器件的方法。该方法包括提供具有水平表面的半导体本体。在水平表面上形成外延硬掩膜。通过相对于外延硬掩膜在水平表面上选择性外延形成外延区域，使得外延区域适应于外延硬掩膜。在半导体本体中形成垂直沟槽。在垂直沟槽的下部形成绝缘场板且在绝缘场板上方形成绝缘栅电极。形成绝缘场板包括形成场氧化物。场氧化物在垂直方向向上延伸到外延区域。

根据一个实施例，提供一种用于形成半导体器件的方法。该方法包括提供具有水平表面的半导体本体。在水平表面上形成外延硬掩膜。通过选择性外延相对于外延硬掩膜选择性的外延沉积，在半导体本体上沉积半导体材料，使得在垂直剖面中，形成至少两个空间隔开的外延区域。典型地，在选择性外延之后，半导体材料被向回抛光到外延硬掩膜。相对于半导体材料选择性地去除外延硬掩膜，使得在垂直剖面中，该至少两个空间隔开的外延区域的侧壁露出。形成沟槽硬掩膜。在垂直剖面中，沟槽硬掩膜包括外延区域的每一个侧壁上的电介质层，例如氮化物层。使用沟槽硬掩膜作为蚀刻掩膜，垂直沟槽被蚀刻到半导体本体中。形成在垂直剖面中布置在该至少两个空间隔开的外延区域之间的绝缘栅电极。

根据一个实施例，提供一种用于形成半导体器件的方法。该方法包括提供具有水平表面的半导体本体。通过热氧化和光刻，在水平表面上形成外延硬掩膜。通过选择性外延相对于外延硬掩膜选择性的外延沉积，在半导体本体上沉积半导体材料，使得在垂直剖面中，形成至少两个空间隔开的外延区域。典型地，在选择性外延之后，半导体材料被向回抛光到外延硬掩膜。相对于半导体材料选择性地去除外延硬掩膜，使得在垂直剖面中，该至少两个空间隔开的外延区域的侧壁露出。形成沟槽硬掩膜。在垂直剖面中，沟槽硬掩膜包括外延区域的每一个侧壁上的电介质层，例如氮化物层。使用沟槽硬掩膜作为蚀刻掩膜，垂直沟槽被蚀刻到半导体本体中。在垂直沟槽的下部形成场板。形成在垂直剖面中布置在该至少两个空间隔开的外延区域之间的绝缘栅电极。

根据一个实施例，提供一种用于形成半导体器件的方法。该方法包括提供具有水平表面的半导体本体。在水平表面上形成沟槽硬掩膜且在半导体本体中形成自对准于沟槽硬掩膜的垂直沟槽。在垂直沟槽的下部形成绝缘场板。形成自对准于沟槽硬掩膜的外延硬掩膜。相对于外延硬掩膜选择性地去除沟槽硬掩膜以部分地露出半导体本体。通过选择性外延相对于外延硬掩膜选择性的外延沉积，在半导体本体上沉积半导体材料，使得在垂直剖面中，形成至少两个空间隔开的外延区域。典型地，在选择性外延之后，半导体材料被向回抛光到外延硬掩膜。外延硬掩膜被去除，使得在垂直剖面中，该至少两个空间隔开的外延区域的侧壁露出。形成在垂直剖面中布置在该至少两个空间隔开的外延区域之间的绝缘栅电极。