[发明专利]一种用于制造半导体器件的方法

权利要求书

1.一种用于形成半导体器件的方法,包括：

提供具有水平表面（15）的半导体本体（40）；

在水平表面（15）上形成外延硬掩膜；

通过相对于外延硬掩膜在水平表面（15）上选择性外延形成外延区域（2a，3），使得外延区域（2a，3）适应于外延硬掩膜；

形成从水平表面（15）到半导体本体（40）中的垂直沟槽（18，19）；

在垂直沟槽（18，19）的下部形成绝缘场板（12），包括形成场氧化物；以及

在绝缘场板（12）上方形成绝缘栅电极（11），使得场氧化物在垂直方向向上延伸到外延区域（2a，3）。

2.根据权利要求1所述的方法，还包括通过外延硬掩膜上的化学机械抛光工艺停止对外延区域（2a，3）进行抛光。

3.根据权利要求1或2所述的方法，其中外延硬掩膜具有约300nm至约600nm的垂直延伸。

4.根据权利要求1或2所述的方法，其中半导体本体（40）包括延伸到水平表面（15）的第一导电类型的上部，且其中形成外延区域包括在半导体本体（40）上形成第一导电类型的外延区域（2a，3）且在第一导电类型的外延区域（2a，3）上形成第二导电类型的外延区域（2a，3）。

5.根据权利要求1或2所述的方法，还包括形成自对准于外延区域（2a，3）的沟槽硬掩膜，且其中形成垂直沟槽（18，19）包括通过沟槽硬掩膜蚀刻到半导体本体（40）中。

6.根据权利要求5所述的方法，还包括在形成沟槽硬掩膜之前相对于外延区域（2a，3）选择性地去除外延硬掩膜。

7.根据权利要求1或2所述的方法，还包括：

在形成外延硬掩膜之前形成沟槽硬掩膜，其中外延硬掩膜自对准于沟槽硬掩膜形成；以及

在形成外延区域之前相对于外延硬掩膜选择性地去除沟槽硬掩膜。

8.根据权利要求1或2所述的方法，其中外延硬掩膜包括热氧化物层、TEOS层、非掺杂硅酸盐玻璃层、高密度等离子体氧化物层以及掺杂氧化物层其中至少之一。

9.一种用于形成半导体器件的方法,包括：

提供具有水平表面（15）的半导体本体（40）；

在水平表面（15）上形成外延硬掩膜；

通过选择性外延相对于外延硬掩膜选择性的外延沉积，在半导体本体（40）上沉积半导体材料，使得在垂直剖面中，形成至少两个空间隔开的外延区域；

相对于半导体材料选择性地去除外延硬掩膜，使得在垂直剖面中，该至少两个空间隔开的外延区域的侧壁露出；

形成沟槽硬掩膜包括形成电介质层，使得在垂直剖面中，该至少两个空间隔开的外延区域的每一个侧壁被电介质层覆盖；

使用沟槽硬掩膜作为蚀刻掩膜，蚀刻垂直沟槽（18，19）到半导体本体（40）中；以及

形成绝缘栅电极（11），该绝缘栅电极（11）在垂直剖面中布置在该至少两个空间隔开的外延区域之间。

10.根据权利要求9所述的方法，还包括将半导体材料向回抛光到外延硬掩膜。

11.根据权利要求9或10所述的方法，其中形成外延硬掩膜包括以下方式至少之一：

形成热氧化物层；以及

沉积氮化物层且沉积TEOS层。

12.根据权利要求9或10所述的方法，还包括在垂直沟槽（18、19）的下部形成绝缘场板（12）。

13.根据权利要求9或10所述的方法，其中半导体器件包括有源区域和外围区域，该方法还包括：

在有源区域中形成多个垂直沟槽（18，19）且在外围区域中形成至少一个垂直沟槽（17）；以及

仅在有源区域中形成绝缘栅电极（11）。