[发明专利]驱动电路

权利要求书

1.一种驱动电路，

在该驱动电路中，输入输出端子对的一端与第一电源电压相连接的第一晶体管、与输入输出端子对的一端与比所述第一电源电压更低的第二电源电压相连接的第二晶体管进行串联连接，并输出所述第一晶体管与第二晶体管之间的中间节点的电压，

该驱动电路的特征在于，包括：

第一控制电路，该第一控制电路具有高压侧电源端子及低压侧电源端子，并基于输入信号向所述第一晶体管的控制端子输出用于对所述第一晶体管的导通和截止进行控制的第一控制信号；

第二控制电路，该第二控制电路具有高压侧电源端子及低压侧电源端子，并基于输入信号向所述第二晶体管的控制端子输出用于对所述第二晶体管的导通和截止进行控制的第二控制信号；

开关元件；以及

电容器，该电容器生成向所述第一控制电路提供的电源电压，

所述电容器的一端经由所述开关元件与比所述第二电源电压更低的第三电源电压相连接，另一端与所述第一晶体管的所述输入输出端子的另一端相连接，

所述电容器的一端的电压提供给所述第一控制电路的所述低压侧电源端子，

所述第三电源电压提供给所述第二控制电路的所述低压侧电源端子，

所述第一控制电路在使所述第一晶体管截止的情况下，将提供给所述第一控制电路的所述低压侧电源端子的电压作为所述第一控制信号进行输出，

所述第二控制电路在使所述第二晶体管截止的情况下，将提供给所述第二控制电路的所述低压侧电源端子的电压作为所述第二控制信号进行输出，

当所述第二晶体管处于导通状态时，进行控制使所述开关元件成为导通状态。

2.如权利要求1所述的驱动电路，其特征在于，

所述第一晶体管是由宽带隙半导体所构成的常导通型的n沟道FET，

所述第一控制电路的所述高压侧电源端子与所述第一晶体管的所述输入输出端子的另一端相连接。

3.如权利要求1或2所述的驱动电路，其特征在于，

所述第二晶体管是由宽带隙半导体所构成的常导通型的n沟道FET，

所述第二控制电路的所述高压侧电源端子与所述第二电源电压相连接。

4.如权利要求1至3中任一项所述的驱动电路，其特征在于，

所述开关元件由MOSFET构成。

5.如权利要求4所述的驱动电路，其特征在于，

基于所述第二控制信号来控制所述开关元件的导通和截止。

6.如权利要求4所述的驱动电路，其特征在于，

基于输入到所述第二控制电路的所述输入信号与该输入信号的延迟信号的逻辑积信号来控制所述开关元件的导通和截止。

7.如权利要求4所述的驱动电路，其特征在于，

基于输入到所述第二控制电路的所述输入信号与所述第二控制信号的逻辑积信号来控制所述开关元件的导通和截止。

8.如权利要求1至7中任一项所述的驱动电路，其特征在于，

所述第一晶体管为常导通型的n沟道FET，

所述第三电源电压设定为当由于所述第一控制信号的输入导致所述第一晶体管处于截止状态时，所述第一晶体管能够进行反向导通动作的电压。

9.如权利要求1至8中任一项所述的驱动电路，其特征在于，

所述第二晶体管为常导通型的n沟道FET，

所述第三电源电压设定为当由于所述第二控制信号的输入导致所述第二晶体管处于截止状态时，所述第二晶体管能够进行反向导通动作的电压。

10.如权利要求8或9所述的驱动电路，其特征在于，

对所述第三电源电压进行设定，使得所述第一晶体管或所述第二晶体管中的至少某一个的反向导通上升电压在-1.5V～-3.0V的范围内。