[发明专利]一种同步SRAM的时序处理方法和电路

说明书

技术领域

本发明涉及电子技术领域，尤其涉及一种同步SRAM的时序处理方法和电路。

背景技术

静态随机存储器(SRAM，Static Random Accessible Memory)由于不需要刷新电路即能保存它内部存储的数据，因此对提高系统性能非常有帮助。中央处理器(CPU，Central Processing Unit)内的一级、二级缓存使用的就是SRAM，为了使CPU的性能得到进一步的提高，就需要减少CPU的时序路径，整合小容量的外部一级或二级SRAM缓存，而SRAM的时序路径作为关键时序路径之一，限制了CPU的工作频率的提高。SRAM从高层次上可以划分为两个大类：即同步型和异步型。同步SRAM采用一个输入时钟来启动所有数据处理(例如读、写、取消选定等)。而异步SRAM则并不具备时钟输入，且必须监视输入以获取来自控制器的命令，一旦识别出某条命令，异步SRAM将立即加以执行。

目前，常用的同步SRAM如图1所示的电原理图，下面结合图1对同步SRAM的一个时序路径进行描述，地址锁存器101将输入的时钟信号进行锁存，当时钟信号和地址信号之间满足一定的建立时间(setup time)和保持时间(holdtime)时，输出内部地址信号(internal address)，字线译码器102对内部地址信号进行逻辑译码，灵敏放大器103和位线、反位线相连，当位线和反位线的电压差扩大到一定的范围时对存储单元阵列104输入的数据进行放大，并将放大后的数据输出。

本发明的发明人在实现本发明的过程中，发现现有技术至少存在以下缺陷：现有的同步SRAM中首先通过地址锁存器对地址信号进行锁存，对于锁存器，需要满足一定的建立时间和保持时间再输出内部地址信号，地址锁存之后，再送入地址译码器进行地址译码。由于地址锁存器进行地址的锁存会消耗一定的时间，这就增加了同步SRAM的时序路径运行的时间，降低了同步SRAM的工作速度。

发明内容

本发明实施例提供了一种同步SRAM的时序处理方法和电路，能够提高同步SRAM的工作速度，使同步SRAM能工作于更高的频率。

本发明实施例提供的同步SRAM的时序处理方法，包括：

将地址信号直接输入字线译码器进行逻辑译码；

将时钟输入时序产生器产生字线时钟信号，字线时钟信号经过字线控制器产生字线门控信号；

在字线门控信号的控制下将字线译码器逻辑译码的结果即字线译码信号输入字线脉宽产生器以产生字线信号，完成字线开启的过程；

将字线信号输入到存储单元阵列，字线开启会将存储单元阵列保存的数据输出到位线上，经过位线选择，输入到灵敏放大器；

时序产生器在字线信号产生预置的时间后，将产生灵敏放大器控制信号并输入到灵敏放大器，开启灵敏放大的过程；

灵敏放大器产生灵敏放大完成信号和数据输出信号，其中，灵敏放大完成信号用于输入给时序产生器以关断字线时钟信号，从而控制字线门控信号的关断，最后控制字线信号的关断，数据输出信号中包含有灵敏放大器将存储单元阵列输入的经过位线选择的数据进行灵敏放大后输出的数据。

本发明实施例提供的同步SRAM的电路，包括：

字线译码器，时序产生器，字线控制器，字线脉宽产生器，存储单元阵列和灵敏放大器，其中，

字线译码器，用于对输入的地址信号直接进行逻辑译码；

时序产生器，用于在输入时钟时产生字线时钟信号和灵敏放大器控制信号；

字线控制器，用于在输入字线时钟信号时产生字线门控信号；

字线脉宽产生器，用于在输入字线门控信号和字线译码器逻辑译码的结果即字线译码信号时产生字线信号；

存储单元阵列，用于在输入字线信号后将保存的数据输出到位线上，经过位线选择，输入到灵敏放大器；

灵敏放大器，用于在输入灵敏放大器控制信号时，对存储单元阵列输入的数据进行放大产生数据输出信号，并向时序产生器反馈灵敏放大完成信号，灵敏放大完成信号用于输入给时序产生器以关断字线时钟信号，从而控制字线门控信号的关断，最后控制字线信号的关断，数据输出信号中包含有灵敏放大器将存储单元阵列输入的经过位线选择的数据进行灵敏放大后输出的数据。

从以上技术方案可以看出，本发明实施例具有以下优点：