[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内元件的密度会随之增加，而元件尺寸以及零件或元件之间的间距会随之缩小。以前仅受限于光刻技术定义结构的能力，将器件的几何尺寸做小较为困难，随着技术的发展，现有的器件的尺寸可以做到更小，然而限制因素也越来越多。例如，当导电图案之间的距离缩小时，任意两相邻的导电图案所产生的电容会增加。此增加的电容会导致导电图案间的电容耦合上升，从而增加电力消耗并提高电阻-电容(RC)时间常数。因此，半导体集成电路性能以及功能是否可以不断的改良取决于正在开发的具有低介电常数的材料。

由于具有最低介电常数的材料为空气(k＝1.0)，通常会形成空气间隙来进一步降低互连层内的K值。现有技术在互连层中空气间隙的形成方法，包括：

请参考图1，提供半导体衬底100；形成覆盖所述半导体衬底100的刻蚀阻挡层101；形成覆盖所述刻蚀阻挡层101的层间介质层103；形成位于所述层间介质层103表面的图形化的光刻胶层105；

请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述层间介质层103和刻蚀阻挡层101，形成沟槽107；

请参考图3，去除所述图形化的光刻胶层，暴露出所述层间介质层103表面；在去除所述图形化的光刻胶层后，采用沉积工艺形成覆盖所述沟槽107侧壁的牺牲层109；

请参考图4，向所述沟槽内填充导电金属，形成金属线层111；

请参考图5，去除所述牺牲层，形成开口113。

请参考图6，形成覆盖所述金属线层111并横跨所述开口的绝缘层115，所述绝缘层115和所述开口共同构成空气间隙114。

然而，采用现有技术的半导体器件的RC效应仍然较大，半导体集成电路性能较差。

更多关于在半导体器件的形成方法请参考公开号为US20110018091的美国专利。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，半导体器件的RC效应较现有技术小，半导体集成电路性能好。

为解决上述问题，本发明提供了一种半导体器件形成方法，包括：

提供基底，所述基底表面形成有第一层间介质层，所述第一层间介质层表面形成有第二层间介质层，以及贯穿所述第一层间介质层和第二层间介质层厚度的沟槽；

对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理，分别形成第一牺牲层和第二牺牲层，所述第一牺牲层的宽度大于所述第二牺牲层宽度；

形成第一牺牲层和第二牺牲层后，填充满所述沟槽形成金属线层；

形成金属线层后，去除所述第一牺牲层和第二牺牲层形成开口，所述开口包括底部的第一子开口和顶部的第二子开口，所述第一子开口的口径大于第二子开口的口径；

形成覆盖所述第二层间介质层、且横跨所述开口的绝缘层。

可选地，所述第二子开口的口径比第一子开口的口径小5-20nm。

可选地，所述第一层间介质层和第二层间介质层的材料为含碳的低K介质材料，所述第一层间介质层中的碳的原子百分比含量为a％，所述第二层间介质层中的碳的原子百分比含量为b％，且a＜b。

可选地，所述a和b的关系为：1/5b＜a＜b。

可选地，对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理的方法为氧化处理工艺。

可选地，所述氧化处理工艺的工艺参数范围为：氧气的流量为50sccm-2000sccm，温度为30-250℃，压强为50毫托-100托。

可选地，对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理的方法为等离子处理工艺。

可选地，所述等离子处理工艺通入的气体为氧气。

可选地，所述等离子处理工艺的工艺参数范围为：功率为100-300W，压强为10毫托-200毫托，温度为20-60℃，通入的气体的流量为50-500sccm。

可选地，去除所述第一牺牲层和第二牺牲层的工艺为干法或湿法刻蚀工艺。

可选地，采用湿法刻蚀工艺去除所述第一牺牲层和第二牺牲层时，采用的化学试剂包括HF。

可选地，所述湿法刻蚀的工艺参数范围为：质量分数为0.1％-5％的HF，刻蚀时间为2-10分钟。

本发明的实施例还提供了一种半导体器件，包括：

基底；

位于所述基底表面、至少两个相互分立的金属线层；