[发明专利]制作半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

半导体器件尺寸的不断缩小是推动集成电路制造技术改进的主要因素。由于调整栅氧化物层的厚度和源/漏极的结深度的限制，很难将常规的平面MOSFET器件缩小至32nm以下的工艺，因此，已经开发出多栅极场效应晶体管(Multi-Gate MOSFET)。多栅极场效应晶体管是一种将多个栅极并入到单个器件的MOSFET，这意味着，沟道在多个表面上被多个栅极包围，因此能够更好地抑制“截止”状态的漏电流。此外，多栅极场效应晶体管还能增强“导通”状态下的驱动电流。

典型的多栅极场效应晶体管为鳍形场效应晶体管(FinFET)，它使得器件的尺寸更小，性能更高。FinFET包括狭窄而独立的鳍片，鳍片从半导体衬底延伸，例如，刻蚀到半导体衬底的硅层中。FinFET的沟道形成在该鳍片中，且鳍片之上及两侧带有栅极。

由于在FinFET中源/漏极会被抬高，因此导致源/漏极与栅极之间形成寄生电容。为了降低寄生电容，通常会增加栅极侧壁的厚度。然而，侧壁的厚度决定了源/漏极的掺杂区到栅极的距离，如果增加栅极侧壁的厚度，则会降低FinFET的速度。

因此，目前急需一种制作半导体器件的方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：a)提供半导体衬底，所述半导体衬底上形成有鳍片和垂直地跨过所述鳍片的栅极，所述栅极上还形成有牺牲层，在所述半导体衬底上的所述栅极和所述牺牲层的两侧形成有侧壁材料层；b)对所述侧壁材料层执行回蚀工艺，以使所述牺牲层的上表面高于所述侧壁材料层的上表面；c)形成第一掩膜层，所述第一掩膜层覆盖所述牺牲层一侧的所述侧壁材料层和所述牺牲层的一部分；d)在所述第一掩膜层、所述牺牲层的另一侧和所述牺牲层上形成第二掩膜层；e)对所述第一掩膜层和所述第二掩膜层执行干法刻蚀，以在所述牺牲层的两侧形成具有不同宽度的侧壁掩膜层；以及f)以所述侧壁掩膜层为掩膜对所述侧壁材料层进行刻蚀，以在所述栅极两侧形成非对称的侧壁。

优选地，所述牺牲层为形成所述栅极时的掩膜层。

优选地，所述牺牲层的材料为氮氧化硅或金属。

优选地，所述牺牲层的上表面高于所述侧壁材料层的上表面5-15nm。

优选地，所述第一掩膜层的材料为氧化硅、氮化硅、高级图案化材料和含硅的底部抗反射材料中的一种或多种。

优选地，所述第二掩膜层的材料为氧化硅、氮化硅、高级图案化材料和含硅的底部抗反射材料中的一种或多种

优选地，所述第一掩膜层和所述第二掩膜层是由相同的材料形成的。

优选地，所述方法在所述f)步骤之后还包括去除所述侧壁掩膜层的步骤。

优选地，所述a)步骤的器件结构是通过以下方法获得的：提供半导体衬底；在所述半导体衬底上形成鳍片；在所述半导体衬底上形成跨过所述鳍片的栅极和位于所述栅极之上的牺牲层；以及在所述半导体衬底上的所述栅极和所述牺牲层的两侧形成侧壁材料层。

优选地，所述半导体衬底为绝缘体上硅。

本发明通过在栅极的两侧形成非对称的侧壁，不但可以降低寄生电容，同时还可以减小源极或漏极的掺杂区到栅极的距离，提高导电粒子的迁移速率，因此在一定程度上提高了FinFET的速度。此外，本发明的方法还能够用于在栅极两侧形成具有不同的搀杂距离(源/漏极到栅极的距离)的源极和漏极，并且还可以用于需要执行不同角度的离子注入的情况。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1为根据本发明一个实施方式制作半导体器件工艺流程图；

图2A-2K为根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图；以及

图3为根据本发明一个实施方式制作的半导体器件的俯视图。

具体实施方式