[发明专利]CMOS晶体管金属栅极的制作方法

说明书

技术领域

本发明涉及一种半导体器件的制作方法，尤其涉及一种CMOS晶体管金属栅极的制作方法。

背景技术

随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。

随之栅极工艺进入了一个新的阶段，最早达到极限的部分就是组成半导体器件的栅极氧化层，又称栅介质层，现有的工艺通常采用二氧化硅(SiO₂)作为栅极介质层的材料。同1995年晶体管中二氧化硅层相比，65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一，达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，二氧化硅层已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地步。

因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构-金属栅堆叠结构，常见的金属栅堆叠结构由底层向上依次包括高介电常数材料层、氮化钛层和金属栅层。为解决金属栅堆叠结构的金属栅层在高温退火工艺过程中功函数(Work Function)大幅变化、导致栅极耗尽和RC延迟等影响半导体器件性能的问题，形成了栅极最后工艺(Gate-Last Process)，即，先形成具有多晶硅层的虚设栅极，进行源/漏离子注入及高温退火工艺后，去除虚设栅堆叠结构中的多晶硅层，并沉积金属材料，形成金属栅堆叠结构(Metal Gate Stack)。

在现有技术中，CMOS晶体管因PMOS晶体管和NMOS晶体管的不同性能，需要形成具有不同金属功函数层的金属栅极，因此，需要在不同的工艺步骤中形成金属栅极。常见的方法是先去除第一虚设栅极并在其形成的沟槽中形成第一功函数金属层和第一填充金属栅极，之后进行第一次化学机械研磨；然后，去除另一虚设栅极并在其形成的沟槽中形成第二功函数金属层和第二填充金属栅极，之后进行第二次进行化学机械研磨，两次甚至两次以上化学机械研磨工艺不仅增加的工艺步骤，延长了工艺时间，并且多次化学机械研磨会造成较多的研磨残留，且大大损伤层间介质层，使金属介质层的厚度减薄，进而影响CMOS晶体管的性能。

发明内容

本发明的目的是提供一种能够简化工艺步骤、提高CMOS晶体管性能的金属栅极的制作方法。

为解决上述问题，本发明一种CMOS晶体管金属栅极的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有层间介质层以及位于所述层间介质层中的第一虚设栅极和第二虚设栅极；

在所述层间介质层上形成第一图案化的光刻胶层，并以所述第一图案化的光刻胶层为掩膜刻蚀去除所述第一虚设栅极，以形成第一栅极沟槽；

去除所述第一图案化的光刻胶层，在所述第一栅极沟槽和所述层间介质层上依次形成在所述第一功函数金属层和第一填充层；

在所述第一填充层上形成第二图案化的光刻胶层，并以所述第二图案化的光刻胶层为掩膜刻蚀去除所述第二虚设栅极及位于其上的第一填充层和第一功函数金属层，以形成第二栅极沟槽；

在所述第二栅极沟槽和所述第二图案化的光刻胶层上依次形成第二功函数金属层和第二填充层；

在所述第二填充层上形成第三图案化的光刻胶层，并以所述第三图案化的光刻胶层为掩膜刻蚀去除第一栅极沟槽上的第二填充层和第二功函数金属层；

去除第三图案化的光刻胶层、第二填充层以及所述第一栅极沟槽上的第二图案化的光刻胶层和第一填充层，暴露所述第一栅极沟槽和第二栅极沟槽；

沉积金属栅极层，覆盖层间介质层并填充第一栅极沟槽和第二栅极沟槽；

进行化学机械研磨，直至暴露所述层间介质层，在所述第一栅极沟槽和第二栅极沟槽中分别形成第一金属栅极和第二金属栅极。

进一步的，所述第一填充层和第二填充层为能够凝固的流动聚合物。

进一步的，所述第一填充层和所述第二填充层为聚酰亚胺或有机底部抗反射涂层。

进一步的，所述第一填充层和所述第二填充层为高硅含量抗反射涂层。