[发明专利]互连结构的制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种互连结构的制造方法。

背景技术

现今集成电路设计和制造领域所遇到的一个挑战是如何降低信号传输RC延迟(Resistive Capacitive delay)，对此，现在技术已经采用的一种方法是将铝金属层替换为铜金属层，降低金属层串联电阻；还有一种方法是降低金属层之间的寄生电容，这可以通过在金属层之间的介质层中构造多孔的(Porous)低介电常数(Low k)材料或者空气隙(Air Gap)来实现。

另外，在集成电路工作时，由于电路中电流的流动，而金属导线(即金属层)具有一定的阻抗，因此电路中不可避免地会产生一些热量。当集成电路特征尺寸进入深亚微米级以后，此问题变得尤为突出。由于芯片上器件密度持续增加，所以对于芯片结构能够有效散热的要求越来越高。

现有技术公开了一种制作自对准纳米柱形空气隙的方法以及由此制作的结构，如图1所示。其中，介质层102将铜层104在水平方向上隔离开，所述介质层102中具有竖直方向延伸的纳米级空气隙106，上述结构共同构成半导体器件互连结构基体。在半导体器件互连结构基体上形成电迁移阻挡层或者扩散阻挡层108，覆盖所述半导体器件互连结构基体。所述介质层102、铜层104和电迁移阻挡层或者扩散阻挡层108形成一层完整的金属互连层。上述介质层102为该金属互连层的层间介质，铜层104为该金属互连层中的金属导线，电迁移阻挡层或者扩散阻挡层108为该金属互连层的盖层。

在申请号为200510004583.6的中国专利申请中，还可以发现更多与上述技术方案相关的信息。

现有技术互连结构的制造方法中，在形成介质层102、在介质层102中形成的铜层104步骤之后，还包括去除位于铜层104之间的介质层102，从而在介质层102原占据的位置处形成开口；之后，向所述开口中沉积介质材料，对所述开口进行封口，以形成空气隙。

然而，所述开口的顶部开口尺寸容易过大，这使介质材料容易沉积到开口的底部和侧壁，并形成一定厚度的介质层，所述具有一定厚度的介质层所围成的空气隙较小，进而不利于降低RC延迟。

发明内容

本发明解决的技术问题是提供一种互连结构的制造方法，增大互连结构中空气隙的尺寸，以提高包括所述互连结构的半导体器件的电学特性。

为解决上述问题，本发明提供一种互连结构的制造方法，包括：

提供衬底，在所述衬底上形成低k介质层；

在所述低k介质层中形成多个沿水平方向间隔排列的金属层；

去除部分低k介质层，形成由所述金属层围成的开口；

通过高深宽比工艺向所述开口中填充介质材料，形成遮挡层，所述遮挡层内部包含竖直方向的孔洞；

平坦化所述遮挡层以及位于遮挡层内部的金属层，至暴露出金属层和孔洞；

对所述遮挡层进行湿法清洗，至所述孔洞底部暴露出低k介质层；

去除位于所述遮挡层下的低k介质层；

向所述孔洞中填充介质材料，封闭孔洞，形成空气隙。

可选的，所述提供衬底，在所述衬底上形成低k介质层的步骤包括：在衬底上形成低k介质层之前，在衬底上形成金属阻挡层。

可选的，所述在所述低k介质层中形成多个沿水平方向间隔排列的金属层的步骤包括：在所述低k介质层上形成硬掩模层；在所述硬掩模层上形成抗反射层；在抗反射层上形成光刻胶层；图形化所述光刻胶层，形成光刻胶图形；以所述光刻胶图形为掩模图形化所述硬掩模层，形成硬掩模图形；以所述硬掩模图形为掩模图形化所述低k介质层和金属阻挡层，形成沿水平方向间隔排列的凹槽；去除所述光刻胶图形和所述抗反射层图形；向所述凹槽中填充金属材料，以形成金属层。

可选的，在向所述凹槽中填充金属材料的步骤之后，还包括：通过化学机械研磨工艺去除多余的金属材料，使金属层和低k介质层的表面齐平。

可选的，所述金属层的材料为铜。

可选的，所述金属阻挡层的材料为氮化硅。

可选的，向所述孔洞中填充的介质材料与所述金属阻挡层材料相同。

可选的，所述低k介质层材料为氮化硼。

可选的，通过氯气或氢气等离子体去除所述部分低k介质层和位于所述阻挡层下的低k介质层。

可选的，所述遮挡层的材质为氧化硅，形成所述氧化硅的反应物为TEOS和O₃。

可选的，通过CMP工艺平坦化所述遮挡层以及位于遮挡层内部的金属层。