[发明专利]电路布局中的运行中的器件表征

说明书

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种电路布局中的运行中的器件表征。

背景技术

在典型的集成电路设计工艺中，例如，在原理图编辑器中首先生成的是正在进行设计的集成电路的电路原理图。在电路原理图上进行预布局模拟，从而模拟出该集成电路的性能。由于在进行预布局模拟时集成电路的布局还没有创建，因此，无法将集成电路布局的布局依赖影响(LDE)纳入到预布局模拟的考虑范围内。而是在预布局模拟中假设出了LDE的默认值。

在预布局模拟之后，例如，使用布局编辑器生成了集成电路布局。然后，在布局上进行设计验证，其中，设计验证包括：设计规则检查(DRC)、布局与原理图一致性验证(LVS)、布局参数提取(LPE)以及寄生提取(RCX)。

然后，在布局上进行后布局模拟。在后布局模拟中，将LDE纳入考虑范围，从而使产生的电路性能参数更准确地反映出实际的电路。然后，将电路性能参数与设计规范相比较。如果电路性能参数符合设计规范的要求，则可以结束该设计。否则，设计工艺循环回到生成和编辑原理图的步骤，并且重复这些包括预布局模拟、布局创建、设计验证以及后布局模拟的步骤来修改该设计。该循环被重复直至电路性能参数最终符合设计规范的要求为止。

在常规设计中，在预布局模拟和后布局模拟之间存在差距。由于预布局模拟无法准确地反映出电路的性能，因此直到集成电路的所有布局都已经结束的后布局模拟时才发现需要对电路进行修改，从而导致高昂的费用。

在先进的纳米CMOS设计中，与旧时的电路相比，LDE对器件的特性，比如，数字电路的载流量、输出阻抗以及模拟电路的跨导率产生了更强的影响。因此，相较于以前，预布局模拟和后布局模拟之间的差距十分严重，从而迫使设计人要预备出额外的设计余量。由此明显地牺牲了可达到的速度性能。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种设计系统，包括：布局模块，包括计算单元，其中，所述计算单元被配置为：在所述电路的布局阶段期间，提取电路中的集成电路器件的布局参数；以及使用所述布局参数计算出所述器件的电路参数；以及用户界面，被配置为响应于用户对所述器件的选择，显示出所述器件的所述电路参数。

在该设计系统中，所述集成电路器件是晶体管，其中，所述电路参数包括从基本上由所述晶体管的驱动电流、阈值电压、跨导、以及漏电导构成的组中选择出的参数，并且其中，所述布局参数包括从基本上由晶体管的阱邻近参数、OD间隔、多晶硅间隔、扩散长度、及其组合构成的组中选择出的参数。

在该设计系统中，所述计算单元被配置为执行背景计算，从而在所述电路的所述布局阶段结束之前，提取出所述布局参数并且计算出所述电路参数。

在该设计系统中，进一步包括：原理图编辑器，被配置为用于编辑所述电路的原理图，并且其中，所述原理图编辑器被配置为将制造布局参数反向传递给所述原理图来替换所述集成电路器件的默认假设的布局参数。

在该设计系统中，进一步包括：布局编辑器，其中，所述布局编辑器被配置为用于提取所述集成电路器件的所述布局参数。

在该设计系统中，所述计算单元被配置为在互连所述电路中的器件的金属线被布线之前，提取出所述布局参数并且计算出所述电路参数。

在该设计系统中，所述布局模块进一步包括：分析器，被配置用于响应于所述布局参数的变化，生成并且图示出所述电路参数的下降趋势。

在该设计系统中，所述布局模块和所述用户界面被配置为将所述电路参数显示为下降百分比。

根据本发明的另一方面，提供了一种设计系统，包括：布局模块，被配置为：提取电路的晶体管的布局参数；将所述布局参数反向传递到所述电路的原理图，从而替换默认布局参数，其中，所述默认布局参数是假设值；以及使用包括所述布局参数的所述原理图计算出所述晶体管的电路参数。

在该设计系统中，进一步包括：用户界面，被配置为响应于用户对所述晶体管的选择，显示出所述晶体管的所述电路参数。

在该设计系统中，所述电路参数被显示为从自具有所述默认布局参数的所述原理图模拟出的电路参数中下降得到的下降值。

在该设计系统中，所述电路参数包括从基本上由所述晶体管的驱动电流、阈值电压、跨导、和漏电导构成的组中选择出的参数，并且其中，所述布局参数包括从基本上由晶体管的阱邻近参数、OD间隔、多晶硅间隔、扩散长度、及其组合构成的组中选择出的参数。