[发明专利]用联合节点处理来解码低密度奇偶校验码的方法和设备

说明书

本申请是申请日为2005年11月23日、申请号为200510124864.5、发名名称为“用联合节点处理来解码低密度奇偶校验码的方法和设备”的发明专利申请的分案申请。

技术领域

本发明一般地涉及纠错解码设备和方法。更具体地，本发明涉及用于通过减少低密度奇偶校验(LDPC)码的解码复杂度来提高解码性能的解码设备和方法。

背景技术

通常，数字通信系统经受由于在传输路径中生成的噪声而引起的错误，并用各种算法来纠正错误以消除生成的错误。在采用目前处于标准化过程中的第三代合作伙伴计划(3GPP)或者第三代合作伙伴计划2(3GPP2)的无线通信系统中，针对语音和控制信号的传输提出了使用卷积码和turbo码。用于高速传输的Turbo码的优点在于，它可以以低信噪比(SNR)获得非常低的误码率(BER)。然而，turbo码在码字间的最小距离比较短。结果，当对用Turbo码进行编码的信号进行解码时，在期望的比特错误点可能发生错误平台(errorfloor)，则在解码期间对损坏的码字的检测失败概率就比较高。因此，最近，已经对在性能上类似于或者优于turbo码的LDPC码给予了新的关注。

与长度和LDPC的长度相同的turbo码相比，LDPC码具有更大的最小距离。结果，与turbo码相比，在非常低的BER下发生错误平台，且对损坏的码字的检测失败概率非常低，基于实验大约是“0”。另外，可以以并行结构实现LDPC码，这有助于显著地减少解码时间，并可以在没有解码停止算法或者诸如通过每个迭代解码所执行的奇偶校验而添加的循环冗余校验(CRC)比特之类的开销的情况下经受有效的解码停止。

图1是图解LDPC结构的图。

参考图1，LDPC码是具有奇偶校验矩阵的码，在奇偶校验矩阵中在每一行和列中的1的数量都非常小，且可以用包括校验节点100、可变节点110、以及用于把校验节点100连接到可变节点110的边(edge)115的要素图来定义LDPC的结构。在校验节点处理变成校验节点消息115a之后，将值从校验节点100递送到可变节点110，并且，在可变节点处理变成可变节点消息115b之后，将值从可变节点110递送到校验节点100。

通过基于“和-积”算法的迭代解码而获得LDPC码的解码过程。最佳的和-积算法包括比较复杂的计算。可以基于诸如‘减-和(min-sum)’算法之类的次最佳的消息传递算法来提供另一个解码方法，这是简化的和-积算法。

现在将参考图2更详细地描述LDPC码。

图2是图解根据要素图和奇偶校验矩阵的LDPC码的示范结构的图。

参考图2，LDPC码的要素图包括表示LDPC码的预定奇偶校验等式的四个校验节点200、表示符号(symbol)的八个可变节点210、以及表示校验节点200和可变节点210之间的关系的边220。边220将每一个校验节点200连接到与在用校验节点200表示的奇偶校验等式中所包括的码符号对应的可变节点210。这里，将连接到每个校验节点200的可变节点210的数量固定到6，且将连接到每个可变节点210的校验节点200的数量固定到3，从而图解了常规LDPC码的例子。尽管没有示出，但是可以提供不规则的LDPC码，其中连接到校验节点200和可变节点210中的每一个的边的数量不固定。

图2中，在要素图下面示出了对应于要素图的奇偶校验矩阵(H)230。这类似于奇偶校验等式的图形表达。在奇偶校验矩阵230中，在每一列和每一行中的1的数量是固定的。就是说，奇偶校验矩阵230中的每一列具有与可变节点210中的每一个和校验节点200之间的连接对应的三个1，而每一行具有与校验节点200中的每一个和可变节点210之间的连接对应的六个1。

通过迭代要素图中的可变节点和校验节点为每一个单独节点生成和更新的交换消息的过程而获得了解码LDPC码的过程。在这种情况下，每个节点使用和-积算法或者类似的次最佳算法来更新消息。现在将基于前述的过程在下文中描述LDPC码的迭代解码过程。

图3是通常的LDPC码的方框图。

参考图3，LDPC解码设备包括：存储器块300，用于存储所接收的信息；可变节点处理器340，用于执行有关可变节点的计算(在下文中称作“可变节点处理”)；校验节点处理器320，用于执行有关校验节点的计算(在下文中称作“校验节点处理”)；奇偶校验块330，用于通过校验是否纠正了在校验节点内的所有错误来确定是否执行迭代解码；以及存储器存取控制器310。

现在将在下文中对LDPC解码顺序进行简短描述。