[发明专利]可降低方块电阻的铜互连结构的制造方法

权利要求书

1.一种可降低方块电阻的铜互连结构的制造方法，其特征在于，包括以下步骤：

提供包括一前层铜互连层的半导体基底；

依序在所述半导体基底上形成刻蚀阻挡层、介电层、介电保护层和金属硬掩膜层；

通过光刻和刻蚀，在介电保护层中形成多个第一深度的沟槽图形；

在部分所述第一深度的沟槽图形中继续刻蚀介电保护层，形成第二深度的沟槽图形，其中所述半导体基底的前层铜互连层中，与所述第二深度的沟槽图形相对应的位置不存在通孔；

通过光刻和刻蚀形成与所述第一深度的沟槽图形相连通且贯穿介电保护层和部分介电层的通孔图形，其中所述第二深度的沟槽图形的深度小于第一深度的沟槽图形和通孔图形的总深度；

采用刻蚀工艺，对所述第一深度的沟槽图形、第二深度的沟槽图形和通孔图形同步往下刻蚀直至通孔图形底部的介电层被完全去除，形成第一深度沟槽、第二深度沟槽和通孔；

去除通孔底部的刻蚀阻挡层，使得通孔与所述半导体基底内的前层铜互连层连接；

在第一深度沟槽、第二深度沟槽和通孔内溅射沉积金属扩散阻挡层和铜籽晶层，采用电镀工艺进行铜填充；

采用化学机械研磨去除介电层上多余的金属铜、金属硬掩膜层和介电保护层，形成铜互连。

2.根据权利要求1所述的方法，其特征在于，所述第二深度沟槽的深度大于第一深度沟槽的深度且小于第一深度沟槽和通孔的总深度。

3.根据权利要求1所述的方法，其特征在于，所述刻蚀所采用的工艺为干法刻蚀。

4.根据权利要求1所述的方法，其特征在于，所述介电层采用化学气相淀积或旋转涂覆工艺形成，所述介电层采用低介电常数材料，介电常数为2～4.2。

5.根据权利要求1所述的方法，其特征在于，所述金属硬掩膜层的材料为TiN或TaN。