[发明专利]NLDMOS器件及其制造方法无效

专利信息
申请号: 201110369580.8 申请日: 2011-11-18
公开(公告)号: CN103123935A 公开(公告)日: 2013-05-29
发明(设计)人: 张帅;董科 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L21/336
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 王江富
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: nldmos 器件 及其 制造 方法
【说明书】:

技术领域

本发明涉及半导体技术,特别涉及一种NLDMOS(N型横向双扩散金属氧化物半导体)器件及其制造方法。

背景技术

随着半导体器件操作电压的不断提高,为了获得更高的器件耐压及较小的导通电阻,就引入了super Junction(超结)概念。以NLDMOS(N型横向双扩散金属氧化物半导体)为例,首先为了获得较小的导通电阻而形成了浓度较高的N型漂移区,由于漂移区浓度较高使器件击穿值偏低,这时在N型漂移区内形成一定的P型区域。该P型区域一股是在漂移区的表面,沿沟道方向呈条状分布。通过引入的P型杂质与漂移区的N型杂质达到电荷平衡,以增强漂移区的耗尽,提高器件的击穿电压。但是由于该P型区是通过小能量注入到漂移区表面,电流只能从其下方的漂移区流过。而且为使其能够在纵向上耗尽整个漂移区,P型区的结深就不能太浅,因此必须经过一定的热过程推阱形成,这样就会使得N型漂移区杂质浓度受到P型杂质的影响而降低,抬高了导通电阻。而且经过热过程形成的P型

区由于横扩使其尺寸增大,同样减小了电流流经的路径,再次抬高了导通电阻。

有鉴于此,中国专利申请200910188704.5公开了一种NLDMOs器件,如图1所示,该NLDMOs器件包括衬底引出101,源区引出103,栅极引出105,第一场氧区107,第二场氧区109,漏端引出111,高压N阱做成的N型漂移区113,浮置-P型结构115,埋氧层117,高压P阱做成的衬底119,N型漂移区113位于埋氧层117之上,衬底119和N型漂移区113相邻位于埋氧层117之上,浮置-P型结构115置于N型漂移区113之内。

上述NLDMOS器件的制造方法包括以下步骤:

步骤一:采用常规的外延生产工艺在埋氧层上形成外延层;

步骤二:采用常规的MOS工艺的进行阱注入,形成所述的N型漂移区;

步骤三:通过生长形成所述第一场氧区和所述第二场氧区,所述第一场氧区和第二场氧区之间就是有源区,该有源区尺寸配合将要注入的浮置-P型结构的长度;

步骤四:注入源栅和漏区;

步骤五:透过所述第一场氧区和所述第二场氧区之间的有源区将浮置-P型结构植入所述N型漂移区的中部。

中国专利申请200910188704.5公开的NLDMOs器件及其制造方法,在N型漂移区里插入浮置-P型结构,浮置-P型结构位于N型漂移区的中部,在漏端N型漂移区形成上、下两个通道,浮置-P型结构可以在横向和纵向上耗尽N型杂质,有利于N型漂移区的耗尽,提高器件的击穿电压。

中国专利申请200910188704.5公开的NLDMOs器件及其制造方法,上通道由于受到P型杂质注入设备能力的限制,N型与P型浓度的影响会导致上通道宽度比较窄,影响器件的导通电阻。

发明内容

本发明要解决的技术问题提高NLDMOS器件的导通电阻。

为解决上述技术问题,本发明提供了一种NLDMOS器件,P型硅衬底上形成有深N阱,在与所述深N阱相邻的在P型硅衬底上形成有P阱,在所述深N阱中形成有浮置P型结构,在所述深N阱上形成有漏极,在所述P阱上形成有源极,在所述P阱同所述深N阱交界区域上方形成栅极,所述浮置P型结构所对应的上方的深N阱中的N型杂质浓度大于下方的深N阱中的N型杂质浓度。

可以在所述深N阱中行成有一处浮置P型结构或多处深度相同的浮置P型结构,各处浮置P型结构所对应的上方的深N阱中的N型杂质浓度大于下方的深N阱中的N型杂质浓度。

为解决上述技术问题,本发明号公开的一种NLDMOS器件的制造方法,包括以下步骤:

一.在P型硅衬底上进行深N阱注入,形成N型漂移区;

二.在与所述深N阱相邻的在P型硅衬底上注入P型杂质形成P阱,在所述深N阱中注入P型杂质,形成浮置P型结构;

三.在浮置P型结构所对应的上方的所述深N阱中注入N型杂质;

四.在所述深N阱上形成漏极,在所述P阱上形成源极,在所述P阱同所述深N阱交界区域上方形成栅极。

可以在所述深N阱中注入P型杂质形成一处浮置P型结构或形成多处深度相同的浮置P型结构。

本发明的NLDMOS器件及其制造方法,在深N阱中注入P型杂质,形成浮置P型结构,并在浮置P型结构PTOP所对应的上方的深N阱中(上通道)注入N型杂质,增加了上通道的N型载流子浓度,从而能降低NLDMOS器件的导通电阻。

附图说明

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110369580.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top