[发明专利]空气隙互联结构的形成方法

说明书

技术领域

本发明关于半导体集成电路的制造方法，尤其关于一种用以降低半导体集成电路中的电容值的空气隙互联结构的形成方法。

背景技术

随着半导体工业的发展，极大规模集成电路(VLSI)以及超大规模集成电路(ULSI)已经被广泛的应用。相比以往的集成电路，极大规模集成电路和超大规模集成电路具有更复杂的多层结构，更小的特征尺寸。众所周知，在阻容电路中，电路电阻和电路电容决定了电路的阻容迟滞(RCdelay)，以及电路的能量消耗(E＝CV²f)。所以集成电路的电阻值和电容值直接决定了集成电路的性能，尤其是超微细特征尺寸集成电路。现有极大和超大规模集成电路的性能发展受限于电路中的阻容迟滞和能量消耗。为了降低电路中的阻容迟滞和能量消耗，铜(Cu)由于其更高的电导率，已经逐步取代了铝(Al)来构成集成电路中的金属结构，低介电常数材料(loW-k material，k＜2.5)，例如aromatics hydrocarbon thermosettingpolymer(SILK)，也被用来代替传统的介质材料如SiO₂(k＞4.0)。

但是由于low-k介质材料的机械强度很弱，相对于铜的杨氏模量差异巨大，且铜互联结构的机械强度与其线宽成正比(如图1所示)，当使用化学机械平坦化(CMP)工艺对多余的铜结构进行平坦化至阻挡层时，其下压力会破坏low-k介质材料的介质层结构，造成铜线短路或者断路，使集成电路失效，low-k介质材料的机械性能缺陷阻碍了其在集成电路中的广泛使用。

为了克服low-k介质材料存在的缺陷，空气隙(air-gap)互联技术被引入集成电路互联结构中。空气隙技术，准确而言空气隙内的空间是没有空气的真空，因为普通的空气必然包含湿气，可能会导致周围铜导线的腐蚀和退化。空气隙技术恰好能在不改变现有介质层材料，不改变现有工艺技术和设备的前提下，利用真空介电常数为1的特性，来显著的降低介质层的介电常数，间接的达到了low-k介质材料的功能，含有空气隙的介质层结构可以被认为是含有多孔结构的介电质材料结构。但是目前的空气隙技术如美国专利号为US 7,501,347、US 7,629,268和US 7,361,991等所公开的，只能应用于特征尺寸为90nm以上的集成电路中，当集成电路的特征尺寸降低时，传统的大马士革工艺(damascene process)也面临着对铜互联结构平坦化时机械应力对铜互联结构造成损伤的技术瓶颈，如何突破平坦化工艺中的应力损伤瓶颈成为形成空气隙技术的关键。

为了解决化学机械平坦化工艺中的机械应力对介质层结构的破坏，在现有空气隙的形成工艺中，通常会在牺牲层上淀积一层硬遮挡膜用来保护牺牲层材料，利用硬遮挡膜具有很高的机械强度来抵抗化学机械平坦化工艺带来的机械应力，随后硬遮挡膜被去除。此种工艺增加了空气隙的形成步骤，使得空气隙的形成工艺变得复杂。

同时，为了避免化学机械平坦化工艺对铜线造成潜在的伤害，一部分介质材料会被保留下来以保护铜线的两翼。因此导致空气隙无法在狭窄的铜线间距区域内形成，或者只能在狭窄的铜线间距区域内形成体积较小的空气隙。基于此原因，现有的空气隙互联结构形成工艺无法运用在极小特征尺寸的集成电路中，然而集成电路的特征尺寸越小，介电常数对电路的电学性能影响越为显著，例如互联结构中最下层的第一金属互联结构，因此，该技术难题需要迫切解决。

发明内容

本发明的目的是针对上述背景技术存在的缺陷提供一种可以在具有超微细特征尺寸结构的半导体集成电路中形成空气隙互联结构的方法。

为实现上述目的，本发明提出一种空气隙互联结构的形成方法，包括如下步骤：

在半导体集成电路的基底层上淀积第一介质层；

在第一介质层上淀积第二介质层；

在第二介质层上形成沟槽，相邻两沟槽由第二介质层隔离开；

在第二介质层的表面和沟槽内依次淀积阻挡层和主导电层；

对主导电层进行表面平坦化，并保留一定厚度的主导电层；

采用无应力抛光工艺去除除沟槽内的主导电层以外的所有主导电层；

采用无应力去除阻挡层工艺去除裸露于沟槽外的所有阻挡层；

去除第二介质层，在相邻两沟槽之间形成一凹槽；

在凹槽壁和裸露的主导电层及阻挡层上淀积第三介质层；

在第三介质层和凹槽内淀积第四介质层，空气隙被形成于凹槽内。

优选的，所述第一介质层可以由SiCN、SiC、SiN和SiOC之一或者它们的混合物构成。