[发明专利]基于并行随机存储器的数据写入、读取方法、装置及系统

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于并行随机存储器的数据写入、读取方法、装置及系统。

背景技术

嵌入式系统对数字信号处理器的运算能力的要求不断提高。针对嵌入式数字信号处理应用开发的数字信号处理器采用几种类型的并行结构。超长指令字(VLIW，Very Long Instruction Word)结构的处理器使用指令级并行，使用并行的硬件资源来同时执行多条指令以提高运算效率。单指令多数据(SIMD，Single Instruction Multiple Data)结构的处理器使用数据级并行，其使用一条指令对多路数据进行相同的运算操作来提高运算速度。这两种并行结构都需要对数据进行并行存取。尤其是SIMD结构的处理器，数据的并行存取对计算的性能有很大的影响。

数字信号处理器存储子系统设计通常采用一个宽字长的随机存储器或者多个并行随机存储器来提供并行数据。前者只能提供和宽存储单元对齐的长数据的存取，多路数据并行存取的自由度很低。采用并行的多路随机存储器可提供更灵活的数据存取，并行数据可从任意存储位置开始。

数字信号处理算法对并行数据存取的要求远大于以上两种存储子系统能够提供的存取方式。例如矩阵算法要求对矩阵的行和列上的多个数据进行并行存取以进行SIMD运算。一些图形算法要求对相隔的像素或者颜色分量进行提取然后进行并行运算。这样上述的简单的存储子系统设计难以达到要求。

并行数字信号处理器的存储子系统设计对提高处理器的处理能力起到关键作用。对于各种复杂的数字信号处理算法，最好有一种灵活的存储子系统设计可以对各种存取方式提供无冲突的并行数据访问。

发明内容

本发明实施例提供一种基于并行随机存储器的数据写入、读取方法、装置及系统，以对数字信号处理器中各种复杂的数字信号处理算法，提供一种灵活的存储子系统存取设计方案以对各种存取方式提供无冲突的并行数据访问。

一方面，本发明实施例提供了一种基于并行随机存储器的数据写入方法，所述基于并行随机存储器的数据写入方法包括：

获取写入数据、所述写入数据的地址及所述写入数据对应的并行写入地址；

将所述写入数据的地址置换为所述写入数据对应的并行写入地址；

根据所述写入数据对应的并行写入地址，将所述写入数据于并行随机存储器中进行写入。

可选的，在本发明一实施例中，所述获取写入数据、所述写入数据的地址及所述写入数据对应的并行写入地址，可以包括：当为处理器对所述并行随机存储器进行数据写入时，获取来自所述处理器的写入数据和所述写入数据的地址的同时，获取来自所述处理器的所述写入数据对应的并行写入地址。

可选的，在本发明一实施例中，所述获取写入数据、所述写入数据的地址及所述写入数据对应的并行写入地址，可以包括：当为处理器外部设备通过直接内存存取DMA对所述并行随机存储器进行数据写入时，首先通过所述DMA提供来自所述处理器外部设备的写入数据和所述写入数据的地址，然后利用可重构的地址序列生成器生成来自所述处理器外部设备的所述写入数据对应的并行写入地址。

可选的，在本发明一实施例中，所述利用可重构的地址序列生成器生成来自所述处理器外部设备的所述写入数据对应的并行写入地址，包括：利用所述并行随机存储器本地的顺序地址生成器生成来自所述处理器外部设备的所述写入数据对应的并行写入地址。

可选的，在本发明一实施例中，所述顺序地址生成器至少包括如下之一：串行地址生成器、非连续的一维地址生成器、非连续的二维地址生成器。

可选的，在本发明一实施例中，所述利用可重构的地址序列生成器生成来自所述处理器外部设备的所述写入数据对应的并行写入地址，包括：利用所述并行随机存储器本地的基于查找表的地址生成器生成来自所述处理器外部设备的所述写入数据对应的并行写入地址。

可选的，在本发明一实施例中，所述写入数据对应的并行写入地址中包括写入选择标记位；所述根据所述写入数据对应的并行写入地址，将所述写入数据于并行随机存储器中进行写入，包括：根据所述写入数据对应的并行写入地址，利用其中的所述写入选择标记位，将所述写入数据于并行随机存储器中进行选择性写入。

另一方面，本发明实施例提供了一种基于并行随机存储器的数据读取方法，所述基于并行随机存储器的数据读取方法包括：

获取并行随机存储器的并行读取地址和所述并行读取地址对应的读出数据地址；

根据所述并行读取地址，从所述并行随机存储器中获取读出数据；