[发明专利]基于Multi-Vt技术的低功耗FPGA及配套的EDA设计方法

说明书

技术领域

本发明涉及现场可编程门阵列(FPGA)及其配套电子设计自动化(EDA)设计技术领域，特别涉及一种基于multi-Vt技术的低功耗FPGA及配套的EDA设计方法。

背景技术

现场可编程门阵列(FPGA，Field Programmable Gate Array)内部主要由输入输出单元(IOB，Input/Output Block)，逻辑单元块(LB，Logic Block)阵列，配置单元和布线资源组成。配置单元用于配置逻辑单元块的逻辑功能和控制布线资源之间的连接关系。根据需要对配置单元进行相应的配置即可以实现不同的电路功能。

FPGA具有的用户可编程性和低开发成本等特性使它成为现代数字电路和系统中的核心技术，随着集成电路工艺技术的不断进步，现场可编程门阵列(FPGA)与专用集成电路(ASIC，Application Specific Integrated Circuit)的性能差距正在逐步缩小，再加上FPGA开发周期短，研发成本低，应用灵活等天然优势，使得FPGA开始在很多领域渐渐取代ASIC。

与此同时，随着集成电路工艺进入深亚微米阶段，晶体管漏电流带来的静态功耗已经成为总功耗的主要组成部分之一。为了抑制漏电流带来的静态功耗，multi-Vt技术应运而生。multi-Vt技术的理念在于仅在电路的关键路径上采用低阈值的高性能晶体管，以此保证电路的性能，而在其余占电路绝大多数面积的非关键路径上采用高阈值的低功耗晶体管，从而在基本不影响电路性能的基础上很大程度上降低了电路的功耗。

目前，multi-Vt技术还主要用于ASIC方面，将multi-Vt技术引入FPGA领域将对FPGA向高性能低功耗方向迈进具有重大意义，这将进一步拓展FPGA在低功耗领域的应用。然而相比于ASIC，在FPGA中引入multi-Vt技术需要克服更多的障碍，由于FPGA内部的逻辑和布线资源有限，且位置是相对固定的，因此multi-Vt在FPGA中的应用必须得到配套EDA设计方法的支持，在综合(Synthesis)、映射(Mapping)、布局布线(Place and Route)各个步骤都需要EDA设计方法做出相应的配合措施。所以将multi-Vt技术引入到FPGA的过程中必须从FPGA硬件结构和配套的EDA设计方法两方面共同出发。

本发明提出一种基于multi-Vt技术的低功耗FPGA及配套EDA设计方法，以促进multi-Vt技术在FPGA领域的引入。

发明内容

(一)要解决的技术问题

为了在基本不影响性能的前提下，降低FPGA中晶体管漏电流带来的不可忽视的静态功耗，以推广FPGA技术在低功耗领域的应用，本发明提出了一种基于multi-Vt技术的低功耗FPGA及配套EDA设计方法。

(二)技术方案

本发明的技术方案包括一种基于multi-Vt技术的低功耗FPGA和一种与所述FPGA相配套的EDA设计方法。

基于multi-Vt技术的低功耗FPGA以现有的岛形结构为总体结构，基本逻辑单元(BLE)基于查找表(LUT)结构，可编程逻辑及布线开关的配置基于SRAM单元，其特征在于：编程电路采用高阈值低功耗晶体管实现；可编逻辑及布线开关的配置基于SRAM单元，且所有配置单元也均采用高阈值低功耗晶体管实现；各逻辑单元块按照一定的布局和比例，分别采用不同阈值的晶体管实现；各输入输出单元也按照一定的布局和比例，分别采用不同阈值的晶体管实现；该FPGA还包括FPGA架构文件，不同阈值的各逻辑单元块和各输入输出单元的布局和比例信息保存在FPGA架构文件中。

可选的，其中用于实现逻辑单元块的晶体管包括低阈值高性能晶体管和高阈值低功耗晶体管。

可选的，其中低阈值高性能的逻辑单元块布局方式是分区式、分布式、或者分区式与分布式兼而有之。

可选的，其中用于实现输入输出单元的晶体管包括低阈值高性能晶体管和高阈值低功耗晶体管。

可选的，其中低阈值高性能的输入输出单元的布局方式是分区式、分布式、或者分区式与分布式兼而有之。

所述的与FPGA相配套的EDA设计方法包含如下步骤：

I.综合步骤，包括：读取所述FPGA的FPGA架构文件，根据FPGA的硬件结构进行工艺映射，得到基本逻辑单元级的电路网表，对工艺映射后的网表进行时序分析，识别出关键路径，并在关键路径上各个基本逻辑单元的属性中注明该单元的关键度；