[发明专利]基于Multi-Vt技术的低功耗FPGA及配套的EDA设计方法

权利要求书

1.一种基于multi-Vt技术的低功耗FPGA，以岛形结构为总体结构，基本逻辑单元(BLE)基于查找表(LUT)结构，可编程逻辑及布线开关的配置基于SRAM单元，其特征在于，包含如下硬件结构：

FPGA的编程电路及所有SRAM配置单元均采用高阈值低功耗晶体管实现；

FPGA内部以逻辑单元块为单位，根据芯片面向的应用领域，通过众多应用实例的统计分析得出一定的布局和比例，分别采用不同阈值的晶体管来实现；

FPGA内部以输入输出单元为单位，根据芯片面向的应用领域，通过众多应用实例的统计分析得出一定的布局和比例，分别采用不同阈值晶体管实现。

2.根据权利要求1所述的基于multi-Vt技术的低功耗FPGA，其中用于实现逻辑单元块的晶体管包括低阈值高性能晶体管和高阈值低功耗晶体管。

3.根据权利要求2所述的基于multi-Vt技术的低功耗FPGA，其中低阈值高性能的逻辑单元块布局方式是分区式、分布式、或者分区式与分布式兼而有之。

4.根据权利要求1所述的基于multi-Vt技术的低功耗FPGA，其中用于实现输入输出单元的晶体管包括低阈值高性能晶体管和高阈值低功耗晶体管。

5.根据权利要求4所述的基于multi-Vt技术的低功耗FPGA，其中低阈值高性能的输入输出单元的布局方式是分区式、分布式、或者分区式与分布式兼而有之。

6.根据权利要求1所述的基于multi-Vt技术的低功耗FPGA，将不同阈值单元的布局和比例信息写入FPGA架构文件。

7.一种与权利要求1所述的低功耗FPGA相配套的EDA设计方法，其特征在于包含如下步骤：

I.综合步骤，包括：

读取FPGA架构文件，根据FPGA的硬件结构进行工艺映射，得到基本逻辑单元级的电路网表，

对工艺映射后的网表进行时序分析，识别出关键路径，并在关键路径上各个基本逻辑单元的属性中注明该单元的关键度；

II.映射步骤，包括：

优先将关键路径上的基本逻辑单元打包进逻辑单元块或输入输出单元，接下来将非关键路径上的基本逻辑单元打包进逻辑单元块或输入输出单元，

通过时序分析在逻辑单元块和输入输出单元的属性中注明该单元块是否为关键逻辑单元块或关键输入输出单元，

根据不同阈值逻辑单元块和输入输出单元的时序模型进行循环时序分析，以最少的低阈值高性能逻辑单元块和输入输出单元完成设计；

III.布局布线步骤：

其中以逻辑单元块和输入输出单元是否为关键单元为约束条件进行布局，然后进行布线并产生码流文件，下载至FPGA芯片中。

8.根据权利要求7所述的EDA设计方法，其特征在于，在综合步骤中对工艺映射后的网表进行时序分析，设定关键路径上基本逻辑单元的属性criticality＞0，设定非关键路径上基本逻辑单元的属性criticality＝0。

9.根据权利要求7所述的EDA设计方法，其中用于实现逻辑单元块的晶体管包括低阈值高性能晶体管和高阈值低功耗晶体管，在进行循环时序分析时，循环过程逐次将低阈值高性能晶体管实现的逻辑单元块替换进电路的关键路径。

10.根据权利要求7所述的EDA设计方法，其中用于实现输入输出单元的晶体管包括低阈值高性能晶体管和高阈值低功耗晶体管，在进行循环时序分析时，循环过程逐次将低阈值高性能晶体管实现的输入输出单元替换进电路的关键路径。

11.根据权利要求7所述的EDA设计方法，其特征在于，布局布线步骤中，读取FPGA架构文件中的信息，在常规布局的基础上添加如下的约束条件：属性critical＝true的逻辑单元块只允许布局在FPGA低阈值高性能逻辑单元块的位置上，属性critical＝false的逻辑单元块只允许布局在FPGA高阈值低功耗逻辑单元块的位置上。

12.根据权利要求7所述的EDA设计方法，其特征在于，布局布线步骤中，读取FPGA架构文件中的信息，在常规布局的基础上添加如下的约束条件：属性critical＝true的输入输出单元只允许布局在FPGA低阈值高性输入输出单元的位置上；属性critical＝false的输入输出单元只允许布局在FPGA高阈值低功耗输入输出单元的位置上。