[发明专利]改善浅槽隔离氧化硅膜表面平坦化的方法

说明书

技术领域

本发明涉及一种浅槽隔离氧化硅膜表面平坦化的方法，特别是涉及一种改善浅槽隔离氧化硅膜表面平坦化的方法。

背景技术

在半导体制造过程中，浅沟槽隔离(Shallow Trench Isolation，STI)工艺具有隔离效果好，占用面积小等优点，典型的STI工艺流程包括：硅衬底上的氧化硅(pad oxide)和氮化硅淀积、STI硅槽刻蚀、氧化硅(HDP Oxide)的填入、氧化硅的化学机械研磨(CMP)，氮化硅和氧化硅(pad oxide)的去除。

在浅沟槽隔离(STI)的制作工艺过程中，CMP工艺被用来去除和平整化过填(over-filled)的高密度等离子体氧化硅(HDP oxide)。由于CMP的凹陷(dishing)和侵蚀(erosion)效应，传统的浅槽隔离氧化硅膜表面平坦化的方法是先通过reverse mask(反掩膜)干法刻蚀AA(active area：有源区)密集区的氧化硅，然后采用化学机械研磨(CMP)达到平坦化。

然而传统的reverse mask工艺(如图1所示)，对于mask对准精度有一定的要求，特别在图1中虚线标注的地方，左偏或右偏都会导致平坦化的效果变差。另外，对于reverse mask刻蚀，如果只刻蚀一半SiO₂的话，对氧化硅膜表面平坦化帮助有限；刻蚀到Si₃N₄的话，工艺的灵活性就受到限制，即不能跟据不同的产品，作灵活的调整。

发明内容

本发明要解决的技术问题是提供一种改善浅槽隔离氧化硅膜表面平坦化的方法，该方法能大幅降低对该层光刻对准精度的要求，并增加工艺灵活性。

为解决上述技术问题，本发明的改善浅槽隔离氧化硅膜表面平坦化的方法，包括：对于填满浅槽的氧化硅，先通过STI的化学机械研磨(CMP)，然后采用mask(掩膜)刻蚀AA密集区的氧化硅，从而改善浅槽隔离氧化硅膜表面的平坦化。

上述方法，其具体步骤包括：

(1)按现有STI工艺完成浅槽内氧化硅的填满后，进行STI CMP，然后，进行在AA密集区打开的光刻；

(2)对氮化硅高选择比的SiO₂进行刻蚀，使得AA密集区的SiO₂膜高度和AA疏松区域保持一致，或达到所需高度；

(3)去除光刻胶。

所述步骤(2)中，刻蚀的方法，包括：湿法刻蚀、干法刻蚀；刻蚀的时间，能根据产品的需要，做相应调整，即根据不同的产品，采用不同的刻蚀时间。

本发明的有益效果如下：

(1)可以大幅降低对光刻对准精度的要求，比如从原来的0.1μm左右，放宽到0.3μm以上；

(2)由于刻蚀量的减少，可以考虑采取选择性更高的湿法刻蚀工艺；

(3)增加了工艺的灵活性，即可以跟据产品不同，作相应刻蚀时间的调整，以便在一定范围内(比如±500A)单独调节在AA密集区浅沟槽隔离(STI)的氧化层高度；

(4)当单独调节在AA密集区浅沟槽隔离的氧化层高度时，不影响其他区域的浅沟槽隔离的氧化层高度。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是传统的reverse mask工艺图；

图2是本发明的工艺图；

图3是本发明中的进行在AA密集区打开的光刻图；

图4是本发明中的对STI SiO₂进行刻蚀的示意图。

具体实施方式

本发明的改善浅槽隔离氧化硅膜表面平坦化的方法，其工艺图如图2所示，步骤包括：

(1)根据现有STI工艺流程，进行硅衬底上的氧化硅和氮化硅淀积、STI硅槽刻蚀、HDP氧化硅的填入(填满)后，然后在STI CMP后，进行在AA密集区打开的光刻(如图3所示)，该光刻过程中，光刻胶厚度为1μm左右，使用I-line光刻机进行曝光；

其中，AA密集区可以为：在芯片内部任意10μm×10μm范围内，AA所占面积超过总面积的40％或以上；

(2)使用固定时间的对氮化硅高选择比(大于10∶1)的SiO₂湿法刻蚀或干法刻蚀，如图4所示，使得AA密集区浅沟槽隔离的SiO₂膜高度和AA疏松区域保持一致，或达到所需高度(比如±500A范围内均可)；

本步骤中，在刻蚀前后，可以对AA密集区浅沟槽隔离的氧化层(SiO₂膜)厚度加以测量，以便监控刻蚀量；